ПЛИС achronix, нафиг альтеру? Опции

[torik]

Ща пришла рассылка:

http://www.achronix.ru/company/

Кто-нибудь интересовался, сколько это стоит, сколько стоит отладка?

[Shivers]

С ахрониксом все очень сложно ... Это первая и единственная в мире ПЛИС сделанная полностью по асинхронному маршруту. Понятия "Частота" у нее нету вообще, т.к. клоковые деревья и синхронная логика в этой ПЛИС эмулируются, а нижний уровень полностью асинхронен. Но эмулируются очень быстро, фактически на пределе переключения транзисторов. В интернете есть статьи, как там устроены ячейки ... но на гейт уровне, который неподготовленный человек не поймет (нужно знать основы самосинхронной схематехники). А вот доки в стиле обычных, синхронных ПЛИС я не видел .. правда и не искал особо.
В общем, резюме - эта ПЛИС будет себя вести с обычным синхронным дизайном не так как другие ПЛИС. Гдето будут вылезать огромные частоты и производительность, а гдето могут нарисоваться соврешенно новые подводные камни. Потому что надо всегда помнить - в этой ПЛИС ваш синхронный дизайн будет всеголишь 'эмулироваться', причем дважды - сначала эмуляция вентилей и клоковых деревьев на самом нижнем уровне, а потом эмуляция в обычном понимании -управление ключевыми мультиплексорами из встроенной SRAM. По сути, ахроникс - первый камешек, и драть они будут за свои чипы очень много. А те кто их купит, будут подопытными кроликами - слать авторам фидбэк и находить баги за свои же деньги. Имхо, технология более чем сырая. И очень дорогая.

[yes]

С ахрониксом все очень сложно ... Это первая и единственная в мире ПЛИС сделанная полностью по асинхронному маршруту.

ерунду пишете или путаете с чем-то

для имплементации RTL (!) дизайна применяется синопсисовский (бывш. симплисити) симплифай(!)

то есть никакой асинхронности для пользователя нет (то есть тактовые деревья LUT+FF и т.п.) - в доках все описано

если при проектировании применяли "асинхронный маршрут", то во первых, нафиг это нужно - не понятно, во вторых это усложняет работу и ухудшает результат, и вообще, даже если при проектировании они пользовались олдувайскими кремниевыми скребками, то почему это должно иметь коммерческую привлекательность для потребителя?

------------------

UPD: не вытерпел - полез на сайт, думал, что проспал революцию в ПЛИСостроении и вообще, нет, ничего не проспал

цитата
Speedster22iHD FPGAs have two hierarchical clock networks: a global clock
network and a direct clock network.
то есть все как обычно

я когда-то на актелах самосинхронные конструкции делал - штука конечно прикольная, но работать с ней по серьезному нельзя, а переписать тулзы так, чтобы делали RTL->clockless тоже вижу проблемы (даже если предположить, что этим не энтузазист а коммерческая организация займется)

[Shivers]

...
если при проектировании применяли "асинхронный маршрут", то во первых, нафиг это нужно - не понятно, во вторых это усложняет работу и ухудшает результат, и вообще, даже если при проектировании они пользовались олдувайскими кремниевыми скребками, то почему это должно иметь коммерческую привлекательность для потребителя?

Именно при проектировании.

Поищите статью Design of an FPGA Logic Element for Implementing Asynchronous NULL Convention Logic Circuits
Там описана метода проектирвоания ПЛИС по асинхронной методе. Вот цитата оттуда:
"The design in [25] is the basis for Achronix Semiconductor’s ULTRA line of FPGAs, which yield performance in the 1.6–2.2 GHz range, while consuming significantly less power than today’s leading FPGAs. Achronix FPGAs are packaged with software tools to convert synchronous designs to asynchronous logic, such that the end user need not be familiar with asynchronous circuit design."

Ссылка [25] - статья, как делали ахроникс. Очень подробно про пайплайны и прочие примочки самосинхронных схем.
http://ieeexplore.ieee.org/xpl/login.jsp?t...rnumber=1336760

Гдето еще были подробные статьи по архитектуре ахроникса, но искать лениво.

вот еще пруф -на сайте самого ахроникса написано, что он внутри асинхронный.
http://www.achronix.com/technology/picopipe.html
"The picoPIPE architecture leverages established asynchronous design techniques to revolutionize and speed the way data moves through the FPGA fabric. In the absence of a clock, the picoPIPE fabric uses handshake protocols to constantly move data tokens along. This technology is transparent to the designer because it is surrounded by a familiar synchronous interface which creates a familiar design environment for the designer."

В общем, ближе к 20нм клоковые деревья уже слишком много жрать начинают, поэтому и переходят на асинхронный маршрут. Ахроникс - первая ласточка среди fpga