А почему у многих нелюбоовь к верилогу? Вот если сравнить Сшарп и С ,то мне ясно, что Сшарп. удобнее, но неэффективен. Есть ли у VHDL фишки,позволяющие сделать оптимизацию большую? AFAIK Verilog является де-факто стандартом для заказа асиков, да и для моделирования. Есть ли причины изучать VHDL?
|