RAM и PowerPC Опции

[AlexB_88]

Всем доброго времени суток!!)) Работая с Ml-403 , столкнулся с проблемой. Для тестового проекта была создана Dual port RAM в ISE с помощью IP_core generator. Задача состояла в том, чтобы читать данные из памяти мог PowerPC. Для этого было создано в XPS IP ядро с памятью. Собственно вопрос в том как сделать так чтобы шина PLB задышала? То есть как назначить порты адреса для чтения из процессора и порты чтения памяти для Dual port RAM.
Пытался вывести наружу сигналы IP2BUS_data , BUS2IP_addr, чтобы назначить их на соответствующие порты памяти. Подскажите пожалуйста это правильный подход или есть другой. Выбрал такой подход так как в предыдущем проекте смог писать и читать регистры из PowerPC, путем того ,что сделал внешние порты регистров из User_logica.
Заранее благодарен.

[Golikov A.]

не! не так!

Если память внешняя микросхема, то для нее есть спец контроллер, который сам создает констрайны верные для типа памяти, а из проца будет доступен просто по адресному пространству. Я этот контроллер вешал на кешированую шину данных, и обращался по адресу.

Если память внутренняя на внутренних блоках памяти, то для нее тоже есть IP ядро, из которого выходит шина. Эту шину надо подключить к проу через спец адаптор шины памяти. Это тоже IP ядро. Посмотрите как подключена память программ и данных проца, это как раз тот же самый РАМ на блоках памяти, и подключен к шине данных и программ... Адаптор памяти имеет свое адресное пространство, и обращение по этому пространству как раз и есть обращение к памяти.

Самому писать для памяти ничего не надо, можно, но замучаетесь...

[AlexB_88]

не! не так!

Если память внешняя микросхема, то для нее есть спец контроллер, который сам создает констрайны верные для типа памяти, а из проца будет доступен просто по адресному пространству. Я этот контроллер вешал на кешированую шину данных, и обращался по адресу.

Если память внутренняя на внутренних блоках памяти, то для нее тоже есть IP ядро, из которого выходит шина. Эту шину надо подключить к проу через спец адаптор шины памяти. Это тоже IP ядро. Посмотрите как подключена память программ и данных проца, это как раз тот же самый РАМ на блоках памяти, и подключен к шине данных и программ... Адаптор памяти имеет свое адресное пространство, и обращение по этому пространству как раз и есть обращение к памяти.

Самому писать для памяти ничего не надо, можно, но замучаетесь...

Спасибо Вам за ответ) Прошу прощения, что переспрашиваю( То есть подход, который вы описали подходит для случая, когда RAM организована на FPGA ?
Заранее спасибо)