как определить в какой больше ресурсов в алтера или xilinx Опции

[sergey sva]

Как оценить, в какой микросхеме больше ресурсов в xilinx altera например EP3C10 xc3s500.
Есть какой то механизм оценки?

[DASM]

А почему у многих нелюбоовь к верилогу? Вот если сравнить Сшарп и С ,то мне ясно, что Сшарп. удобнее, но неэффективен. Есть ли у VHDL фишки,позволяющие сделать оптимизацию большую? AFAIK Verilog является де-факто стандартом для заказа асиков, да и для моделирования. Есть ли причины изучать VHDL?

[yes]

А почему у многих нелюбоовь к верилогу? Вот если сравнить Сшарп и С ,то мне ясно, что Сшарп. удобнее, но неэффективен. Есть ли у VHDL фишки,позволяющие сделать оптимизацию большую? AFAIK Verilog является де-факто стандартом для заказа асиков, да и для моделирования. Есть ли причины изучать VHDL?

у многих, имхо, нелюбовь к VHDL - громоздкие описания и строгая типизация (если пару месяцев шашки в руки не брал, то начинаешь снова разбирать эти convstdlogictointeger и т.п в какой оно библиотеке, signed|unsigned и т.д. - и я не один такой!)
то есть продуктивность VHDL сильно ниже

смысл в том, что по сравнению с верилогом-89 vhdl позволял гораздо более сложные конструкции, структуры, более хитрые описания в процессах и т.п.
ну и понаписать успели всякого разного на vhdl (та же моя любимая grlib - кстати, чтобы понять мощч VHDL рекомендую именно ее посмотреть, а не всякие тупые книжки с элементарными примерами)

но с выходом SV вся эта мошч VHDL резко сдулась - в SV гораздо больше всякого разного, нет только типизации - но это опять же фича для любителей садо-мазо, никакой большей надежности она не добавляет

но это тема - отдельная дисциплина спецолимпиады

upd: да, о главном так как это языки _описания_ то результат одинаков, описывается одно и то же, и сравнивать их по эффективности как С# и C++ нет смысла, даже какой-нибудь myhdl даст ровно такую же эффективность. может на симуляторах будет разница, но для RTL симуляции это не важно, ну и я ни разу не наблюдал заметной разницы...