RAM и PowerPC Опции

[AlexB_88]

Всем доброго времени суток!!)) Работая с Ml-403 , столкнулся с проблемой. Для тестового проекта была создана Dual port RAM в ISE с помощью IP_core generator. Задача состояла в том, чтобы читать данные из памяти мог PowerPC. Для этого было создано в XPS IP ядро с памятью. Собственно вопрос в том как сделать так чтобы шина PLB задышала? То есть как назначить порты адреса для чтения из процессора и порты чтения памяти для Dual port RAM.
Пытался вывести наружу сигналы IP2BUS_data , BUS2IP_addr, чтобы назначить их на соответствующие порты памяти. Подскажите пожалуйста это правильный подход или есть другой. Выбрал такой подход так как в предыдущем проекте смог писать и читать регистры из PowerPC, путем того ,что сделал внешние порты регистров из User_logica.
Заранее благодарен.

[Kryden]

Здравствуйте. То есть, мы создали в XPS два IP-ядра (BRAM Block и XPS BRAM Controller) по типу уже подключённых к процессору. У контроллера памяти имеется две шины - PLB и BRAM_(Clk, Reset, Addr, Dout, Din, En, WEN). Эти линии служат для записи самой памяти (правильно я думаю?). Ещё у нас есть IP-ядро, подключённое к PLB, как Slave. Мы хотим записать эту память из своего IP-ядра. Можно это сделать? Или наше IP-ядро должно быть мастером на PLB? В таком случае, мы организовываем в USER Logic модуле регистры для вывода в память и соединяем их с соответствующими линиями PLB Interface Module? Или я чрезмерно усложнил эту схему?
Заранее спасибо (извините за ламерские вопросы).