Там есть довольно большая кучка подводных камней. То ядро, что продается за 10 к$ настроено на битрейт 3.25 гбод с опорой 156.25 ( или 2.5 с опорой 125 мгц). Чтобы перенастроить на другой битрейт нужно приложить немного усилий. Вот тут самое интересное и начинается. В доках от ацп и корки указано, что тактовую частоту необходимо использовать в качестве опорной для pll mgt . Таки вот, не для всех опорных частот это возможно. Следующий пример: есть ацп с частотой дискретизации 40 мгц. Оно формирует битрейт 800 мбит/с ( см доки на ацп и стандарт jesd) . Если взять gtx wizard из coregen , то можно увидеть, что для подобного битрейта опору 40 мгц использовать нельзя
это происходит из-за того, что для разных опорных частот прескалер pll mgt имеет разное значение, и диапазоны там довольно узкие ( около 20 мгц). Дополнительный бонус имеем от ацп. Обратите внимание на диапазон тактовых частот, допустим, 80 мгц АЦП. Он составляет 60-80 мгц, те с опорой 40 мгц внутренняя pll ацп не залочится. Вот такие дела, поправьте меня если я не прав... Советую вам использовать ацп с последовательным lvds выходом от компании ti. Там своих тараканов хватает, но это победимо с небольшими затратами времени
Кстати, отладочных плат на оба варианта ацп хватает. И под fmc hpcи под fmc lpc, и есть переходники , если отладка ацп отличается от fmc. На сайте xilinx в разделе отладок про все это можно найти
JESD204B, прошу дать совет
Sep 6 2013, 08:46
