JESD204B, прошу дать совет Опции

[shide_3]

здравствуйте. задал вопрос в ветке по интерфейсам, решил продублировать тему здесь.
есть такой интерфейс , набирающий популярность в коннекте скоростных АЦП и ПЛИС. основная загвоздка - это платное ядро JESD204 для Xilinx ISE, которое стоит около 10000 уе. что очень плохо, поскольку у Хилинха много отладочных плат с FMC разъемом для присоединения плат АЦП. у Альтеры вроде это ядро входит в стандартный пакет последних версий Куартуса (не проверял и не знаю, есть ли в web edition). но у альтеры нет подобных плат с FMC разъемом.
основная начальная идея- это взять две готовые отладочные платы (с ацп и плис) и работать с ними, естественно, меняя прошивку плис под себя
юзал ли кто ацп и/или плис с этим интерфейсом и что может посоветовать?

[litv]

У нас с Вами (shide_3) одинаковая задача - работа с АЦП на ПЛИс Xilinx на частоте до 250 МГц.
Я работаю уже с паралелльным АЦП и все в порядке .

А Вы ищете в форуме корку за 10000 баксов.
Нормальные герои всегда идут в обход.

[shide_3]

У нас с Вами (shide_3) одинаковая задача - работа с АЦП на ПЛИс Xilinx на частоте до 250 МГц.
Я работаю уже с паралелльным АЦП и все в порядке .

А Вы ищете в форуме корку за 10000 баксов.
Нормальные герои всегда идут в обход.

видимо придется взять с Вас пример. или же плюнуть на AD и посмотреть в сторону других контор

[dmitry-tomsk]

видимо придется взять с Вас пример. или же плюнуть на AD и посмотреть в сторону других контор

Внимательнее смотрите ацп. Там есть на 250 с параллельным интерфейсом и лучшими ТТХ, чем с гигабитным интерфейсом. Смысла вообще нет в этих ацп, если Вы не собираетесь использовать оптику на удалённых датчиках, доп ножки плис всегда дешевле доп гигабитных трансиверов.