RAM и PowerPC Опции

[AlexB_88]

Всем доброго времени суток!!)) Работая с Ml-403 , столкнулся с проблемой. Для тестового проекта была создана Dual port RAM в ISE с помощью IP_core generator. Задача состояла в том, чтобы читать данные из памяти мог PowerPC. Для этого было создано в XPS IP ядро с памятью. Собственно вопрос в том как сделать так чтобы шина PLB задышала? То есть как назначить порты адреса для чтения из процессора и порты чтения памяти для Dual port RAM.
Пытался вывести наружу сигналы IP2BUS_data , BUS2IP_addr, чтобы назначить их на соответствующие порты памяти. Подскажите пожалуйста это правильный подход или есть другой. Выбрал такой подход так как в предыдущем проекте смог писать и читать регистры из PowerPC, путем того ,что сделал внешние порты регистров из User_logica.
Заранее благодарен.

[Golikov A.]

если поддержите протокол контроллера в точности как брам блок, то почему нет? Собственно в фпга есть варианты когда брамы кончились собрать себе немного памяти из ЛУТов. Только вопрос зачем?

Зачем делать свою память если есть готовая?

если это у вас не память а некий модуль с доступом к управлению - данным как к памяти, то есть IP ядро преобразования шины процессора, в удобные сигналы: чипселект, чтение, запись, который добавляется к вашему модулю, и уже новый совместный модуль вешается на шину.

в платформ студии есть визард позволяющий создать такой сдвоенный модуль, останется только дописать свою часть.


Может я просто не очень понимаю задачу, что сделать то надо?

[AlexB_88]

если поддержите протокол контроллера в точности как брам блок, то почему нет? Собственно в фпга есть варианты когда брамы кончились собрать себе немного памяти из ЛУТов. Только вопрос зачем?

Зачем делать свою память если есть готовая?

если это у вас не память а некий модуль с доступом к управлению - данным как к памяти, то есть IP ядро преобразования шины процессора, в удобные сигналы: чипселект, чтение, запись, который добавляется к вашему модулю, и уже новый совместный модуль вешается на шину.

в платформ студии есть визард позволяющий создать такой сдвоенный модуль, останется только дописать свою часть.


Может я просто не очень понимаю задачу, что сделать то надо?

Спасибо Вам за ответ) Задача заключается в том , что мы будем принимать данные с АЦП обрабатывать их и складировать в память, чтобы оттуда их забирал PowerPC. Собственно этот проект приема и обработки данных с АЦП , у нас был реализован на обычной Altere без процессора. Там у нас было две памяти пока мы в одну писали из другой у нас читали . Собственно и тут мы хотели сделать что то похожее, но на идейном уровне застряли((((
Если я вас правильно понял то вы имели ввиду CReate or import peripheral Wizard , где можно создать регистры и память.

Просто хотелось бы узнать как опытные разработчики поступают в такой ситуации.

Я пробовал вариант через CIP wizard . там я создал регистры и две памяти(точнее как я понял там просто сигналы для двух памятей , BUS2IPCS, BUS2IPADDR, IP2BUSDATA) в этом IP ядре я их делал EXTERNAL портами и для POWERPC они были внешними . И эти сигнналы я заводил на память написанную на верилоге.
Второй вариант это подключение к PLB шине контроллера BRAM и сам BRAM block . Выходы Bram block я делаю внешними и должен в них писать.
Подскажите пожалуйста какой подход наиболее верен или есть другой подход.
Заранее СПАСИБО ВАМ!)