RAM и PowerPC Опции

[AlexB_88]

Всем доброго времени суток!!)) Работая с Ml-403 , столкнулся с проблемой. Для тестового проекта была создана Dual port RAM в ISE с помощью IP_core generator. Задача состояла в том, чтобы читать данные из памяти мог PowerPC. Для этого было создано в XPS IP ядро с памятью. Собственно вопрос в том как сделать так чтобы шина PLB задышала? То есть как назначить порты адреса для чтения из процессора и порты чтения памяти для Dual port RAM.
Пытался вывести наружу сигналы IP2BUS_data , BUS2IP_addr, чтобы назначить их на соответствующие порты памяти. Подскажите пожалуйста это правильный подход или есть другой. Выбрал такой подход так как в предыдущем проекте смог писать и читать регистры из PowerPC, путем того ,что сделал внешние порты регистров из User_logica.
Заранее благодарен.

[Golikov A.]

второй путь правильнее:

своё IP-ядро мастером на PLB шине

причем

Но в таком случае я не смогу одновременно писать и читать данные из своего IP-ядра и из процессора

это будет в любом случае. Даже если вы сделаете порты внешними (как в первом случае), все равно надо следить за арбитражом шины. Иначе будет кууууча ошибок. Вроде бы я видел 2 портовые модули памяти, арбитраж будет внутри модуля, но надо правильно следить за всеми сигналами шины.

Также с арбитражом поможет ДМА IP корка, вроде бы...)


А почему вы не хотите фифо сделать или вам нужен случайный доступ к данным?