Временные задержки Опции

[Akakiy]

Есть ли у кого практика реализации управляемых временных задержек? Если да то что получилось? Минимальное время и дискретность. Интересует диапазон единицы наносекунд и меньше.

[daemonDX]

У Xilinx есть пара appnotes, посвященных разработке контроллеров DDR SDRAM (к примеру, xapp678c, xapp688) для VirtexII\IIPro. Задача там состояла, помнится, в том, чтоб задержать сигнал строба данных относительно опорного клока. Они ее достаточно успешно решили - линия задержки на цепочке из LUT, закрепленная RPM, плюс схема калибрации "длины" линии (delay calibration circuit), работающей постоянно. IP контроллера, который они поставляют, работает именно с этой схемкой линии задержки. Так что прецедент создания линии задержки на внутренних ресурсах кристалла - есть, причем, официальный, от производителя .