проверка LVS Опции

[hi all]

Здравствуйте.
Сравнительно недавно начал работать с virtuoso IC 6.1.5., как 'проверяльщик' использую менторовский calibre. При LVS проверке указывает на ошибку в разном кол-ве портов в layout и source, т.е. проверка не проходит. Если использую опцию Ignore layout and source ports during comparison в LVS Options калибра эта ошибка пропадает и проверка проходит успешно.
Подскажите пожалуйста, возможно ли после второго варианта проверки провести экстракцию паразитов или всё же необходимо исправлять ошибку(так и не разобрался с чем она связана)?
Спасибо.

[Jurenja]

... Если использую опцию Ignore layout and source ports during comparison в LVS Options калибра эта ошибка пропадает и проверка проходит успешно.
Подскажите пожалуйста, возможно ли после второго варианта проверки провести экстракцию паразитов или всё же необходимо исправлять ошибку...?

Без внешних портов вы не сможете моделировать экстрагированную схему. Представьте себе измерение микросхемы без внешних выводов...

...так и не разобрался с чем она связана?

На этот вопрос вы уже ответили сами:

... При LVS проверке указывает на ошибку в разном кол-ве портов в layout и source,...

Прочитать внимательно лог LVS, там будет детально расписано в чем собсна несоответствие. Ну или лог в студию - почитаем вместе.