проверка LVS Опции

[hi all]

Здравствуйте.
Сравнительно недавно начал работать с virtuoso IC 6.1.5., как 'проверяльщик' использую менторовский calibre. При LVS проверке указывает на ошибку в разном кол-ве портов в layout и source, т.е. проверка не проходит. Если использую опцию Ignore layout and source ports during comparison в LVS Options калибра эта ошибка пропадает и проверка проходит успешно.
Подскажите пожалуйста, возможно ли после второго варианта проверки провести экстракцию паразитов или всё же необходимо исправлять ошибку(так и не разобрался с чем она связана)?
Спасибо.

[TiNat]

Как я вижу, Вы работаете с XFAB. А это значит, что для проведения верификации LVS и для проведения post payout моделирования с паразитами используются 2 разных нетлиста.

"удачный" lvs файл

в разном количестве элементов(!), которых у меня вообще нет

Про это я и говорю. Если Вы внимательно посмотрите в правила LVS, да и даже в Ваш же log, то увидите, что там стоят опции LVS filtering. Это значит, что при проведении LVS восстановленные паразитные элементы будут игнорироваться. При проведении PEX они не игнорируются, поэтому и возникает ошибка.

Предполагаю, что у Вас неправильно инсталлирован design kit, ибо для проведения PEX должна быть автоматом включена галочка netlisting_for_simulation. Как-то так. Либо Вы просто выдрали отдельно правила и пытаетесь их подключать. При этом нужно учитывать, что при запуске необходимо обязательно включать еще и дополнительные опции #DEFINE.

А теперь по поводу самой ошибки. Как я считаю, все очевидно. У Вас в топологии не подписаны порты. Или подписаны в неправильном слое. Например, в металле-4, а при этом в правилах LVS стоят настройки для трех металлов. Поэтому пины и не находятся. Решение данной проблемы пустяковое. Нужно только внимательно посмотреть опции загрузки правил.