проверка LVS Опции

[hi all]

Здравствуйте.
Сравнительно недавно начал работать с virtuoso IC 6.1.5., как 'проверяльщик' использую менторовский calibre. При LVS проверке указывает на ошибку в разном кол-ве портов в layout и source, т.е. проверка не проходит. Если использую опцию Ignore layout and source ports during comparison в LVS Options калибра эта ошибка пропадает и проверка проходит успешно.
Подскажите пожалуйста, возможно ли после второго варианта проверки провести экстракцию паразитов или всё же необходимо исправлять ошибку(так и не разобрался с чем она связана)?
Спасибо.

[hi all]

Разница приличная, моделирование после экстракции дает заданные 3.3 В в пике, при моделировании схематика - только 2.7 В. Возможно причина именно в том, о чем вы написали, посмотрю.
А по поводу ментора всё достаточно нелепо получилось. Лицензии на него уже были, а при заказе дизайн кита (да, там имеются рулы на ашуру) не учли вероятности того, что они не поддерживаются по умолчанию. Вот и пришлось как-то выходить из ситуации.