XC6SLX45+DDR2+всякая всячина, CMOS33 -> SSTL_18 Опции

[KSN]

К xc6slx45 подключена SO-DIMM. Один банк полностью отдан под DDR2, соответсвтенно питание банка 1.8V. Сигналы адреса DDR2(16 линий) подключены к другому банку, также к этому банку подключается много еще чего. Соответственно, питание банка 3.3В. Можно обойтись простым резистивным делителем для линий адреса DDR2 (3.3В->1.8V) или что-то "правильнее" требуется?

[KSN]

Задача: По TCP/IP принять пакет данных (около 500Мб), сложить его в память, затем в реалтайме раздавать данные по параллельным интерфейсам (от 8 до 16 шт). Пока раздаем этот пакет, принимаем следующий.
Бывают ситуации, когда для раздачи на параллельный интерфейс необходимо сначала принять 3 пакета по TCP/IP. К тому же сейчас уже есть наработки: PCIExpress -> serializer->FPGA->parallel interface, которые легко перенесутся на решение TCP/IP->FPGA(DDR2)->parallel interface

[ASN]

KSN
Тогда ещё два вопроса.
1. Какая установившаяся (пользовательская) скорость передачи данных в параллельные интерфейсы? То есть S = V * N, где S - общая скорость (по Ethernet, видимо), V - скорость по параллельным интерфейсам, N - количество интерфейсов. Учтите, что в TCP/IP есть накладные расходы на передачу сетевого и транспортного уровней. И размер обрабатываемого сетевой подсистемой блока ограничен кадром канального уровня. А там ещё MTU и всё такое. То есть ресурсов на обработку таких кадров может уйти достаточно.
2. А что произойдёт, если вовремя не будет принят следующий 500 Мб-й пакет?

Dmitriyspb
Я так понял, что запитывать банк 1,8 В нехочется, поскольку тогда, как указал Bad0512, придётся налепить левел шифтеров на медленную периферию. Не факт, что это будет проще и дешевле.

З.Ы. А вообще почему XC6SLX45 (мы сами их используем)? Я всё больше в сторону Zynq7000 посматриваю. Очень уж соблазнительная штука.