XC6SLX45+DDR2+всякая всячина, CMOS33 -> SSTL_18 Опции

[KSN]

К xc6slx45 подключена SO-DIMM. Один банк полностью отдан под DDR2, соответсвтенно питание банка 1.8V. Сигналы адреса DDR2(16 линий) подключены к другому банку, также к этому банку подключается много еще чего. Соответственно, питание банка 3.3В. Можно обойтись простым резистивным делителем для линий адреса DDR2 (3.3В->1.8V) или что-то "правильнее" требуется?

[Dmitriyspb]

К xc6slx45 подключена SO-DIMM. Один банк полностью отдан под DDR2, соответсвтенно питание банка 1.8V. Сигналы адреса DDR2(16 линий) подключены к другому банку, также к этому банку подключается много еще чего. Соответственно, питание банка 3.3В. Можно обойтись простым резистивным делителем для линий адреса DDR2 (3.3В->1.8V) или что-то "правильнее" требуется?

Возвращаясь к сути вопроса. Банки можно запитать от разных преобразователей напряжения и получить необходимые уровни. Резистивный делитель это как-то не очень хорошо. А вот разные преобразователи вполне даже допустимо.

[m_m]

Возвращаясь к сути вопроса. Банки можно запитать от разных преобразователей напряжения и получить необходимые уровни. Резистивный делитель это как-то не очень хорошо. А вот разные преобразователи вполне даже допустимо.

Все же, хочу сказать, что реализация soft-ip для обмена с ddr2 - идея не очень правильная. Скорее всего возникнут проблемы с приемом dqs-ов от памяти, поэтому сколько-нибудь приличной скорости достичь будет трудно. Лучше использовать MCB (или брать другой кристал, я бы, на вашем месте смотрел в сторону Artix-7).

А по поводу делителей, анализ signal integrity даст ответ на ваш вопрос.

Задача: По TCP/IP принять пакет данных (около 500Мб), сложить его в память, затем в реалтайме раздавать данные по параллельным интерфейсам (от 8 до 16 шт). Пока раздаем этот пакет, принимаем следующий.
Бывают ситуации, когда для раздачи на параллельный интерфейс необходимо сначала принять 3 пакета по TCP/IP. К тому же сейчас уже есть наработки: PCIExpress -> serializer->FPGA->parallel interface, которые легко перенесутся на решение TCP/IP->FPGA(DDR2)->parallel interface

Я бы, на вашем месте, взял процессор с MAC и DDR интерфейсом и принимал пакеты им. А для раздачи данных поставил простенькую ПЛИС (лишь бы ног хватило).

Сообщение отредактировал m_m - Nov 8 2013, 13:43