Отечественные стойкие микроконтроллеры и процессоры Опции

[BarsMonster]

Добрый день,

Может кто подсказать, кто у нас выпускает стойкие микроконтроллеры для космоса?
Особенно интересны не гражданские кристаллы протестированные на 50кРад без флеша, а изготовленные по стойким технологиям, с троированием, ECC и проч.
В крайнем случае рассматриваются и процессоры с внешней памятью.

Миландр - понятно, НИИЭТ - 1874BE36 и ко похожи по стойкости на гражданские кристаллы, стойкие МК - без памяти (1830ВЕ32).... Кто еще?

Вопрос не праздный, данные по стойкости запросим официальным образом.

[zzzzzzzz]

Если понадобятся свои стойкие ASIC под задачу - можем разработать и производить.
Процев, правда, не обещаю. Не быстро и не дёшево. Но, по стандартам.

[Рыба]

Если понадобятся свои стойкие ASIC под задачу - можем разработать и производить.
Процев, правда, не обещаю. Не быстро и не дёшево. Но, по стандартам.

А как бы узнать масштаб бедствия по срокам и ценам? Интересует перевод проекта из ПЛИС 70кЯчеек на рад хард АСИК.

[zzzzzzzz]

А как бы узнать масштаб бедствия по срокам и ценам? Интересует перевод проекта из ПЛИС 70кЯчеек на рад хард АСИК.

Самый простой и точный способ - прислать поведенческий HDL чипа. Если нужны гарантии конфиденциальности - обсуждаемо. Хотя, можно и по-джентльменски, на словах.

[yes]

Самый простой и точный способ - прислать поведенческий HDL чипа. Если нужны гарантии конфиденциальности - обсуждаемо. Хотя, можно и по-джентльменски, на словах.

а 70к это наверно 3000 проазик - вот мне тоже интересно - скажите, сумеете сделать (дизайн занимающий 80% и с тактовой ~30МГц в данной ПЛИС), без оценки устойчивости по спецфакторам и стоимости, просто реализуемость и время?
это сильно предварительно, вопрос возникает иногда, хотелось бы понимать есть возможность или нет

[zzzzzzzz]

а 70к это наверно 3000 проазик - вот мне тоже интересно - скажите, сумеете сделать (дизайн занимающий 80% и с тактовой ~30МГц в данной ПЛИС), без оценки устойчивости по спецфакторам и стоимости, просто реализуемость и время?
это сильно предварительно, вопрос возникает иногда, хотелось бы понимать есть возможность или нет

1. Заполняемость ПЛИС - фактор, характеризующий лишь от части. Ведь при замене библиотеки, на которой производится синтез новой схемы, объем логики будет значительно уменьшаться. Так как в ASIC-е будет только реально необходимое, без лишнего. Всегда. А вот на сколько - зависит от проекта. Поэтому, сказать точно можно только уже пересинтезировав на основе поведенческого HDL. Со структурным путь несколько дольше, и надо иметь хорошую либу на тот чип, на котором был реализован проект. И может возникнуть "тихий ужас", если Ваш дизайн был структурным и асинхронным, с подгонкой на живой ПЛИС.
2. Также, за счет отсутствия лишних (паразитных при реализации в ПЛИС) трасс можно ожидать и существенное увеличение быстродействия. Точно же сказать можно только после Spice-моделирования.
3. Есть варианты выбора технологий и ФАБа.
4. Есть возможность разработки собственной библиотеки стандартных ячеек. Естественно, более высокого качества, чем бесплатные сэмплы от ФАБов и даже многие дорогие. Например, полностью на кольцевых транзисторах (что есть редкая экзотика, но весьма хорошо для стойкости и утечек).
5. Указанные Вами числа ложатся на ТП 0.18 мкм и не представляют больших проблем.
Сложности могут возникнуть при верификации Вами перекомпиллированного на ASIC проекта (это может отнять время и усилия, если тестирование было плохо формализовано), тестирования готовых чипов на автоматических измерительных комплексах, с корпусированием многоножек и т.п.

Вывод - более чем возможно.
Однако, пожалуйста, не нужно грузить разработчика оценочными работами по синтезу если вероятность реальной работы близка к 0. Уважайте "грудь уборщицы".

[yes]

Однако, пожалуйста, не нужно грузить разработчика оценочными работами по синтезу если вероятность реальной работы близка к 0. Уважайте "грудь уборщицы".

я иногда переношу frontend ПЛИС проектов в АЗИКи (ну то есть проект, обычно, работает с реальными сигналами и верифицируется на ПЛИС) и считаю, что процедура оценки является какбы обязательной для разработчика, а учитывая стоимость проектов (последний завершенный по 40нм), то даже с 0 вероятностью это получается экономически оправданным, и делать ее можно и нужно из разных входных данных. например, мы HDL никогда не даем и не будем давать (это не моя точка зрения, а политика фирмы, стандартная, между прочим), backend получает мапированный на свою библиотеку нетлист и констрейны

просто есть идеи по сильному упрощению проекта и переносу backend-а в отечественные "дизайн центры", но получить какое-то внятное представление о состоянии этих центров весьма затруднительно. впечатление, что никому это не надо и работать не хочется - типа мы так загружены, так загружены, а на экспереминтальное - "потратить немного денег и посмотреть, что получится", я одобрения не получаю

------------

upd: я про состояние отечественных центров сужу не по конференции, а по реальному посещению микрона, ангстрема,
но допускаю мысль, что может быть иницианивная группа товарищей организует фаблесс центр, но тут же приходит другая мысль - что не имея заказов, эти центры не имеют опыта, то есть порочный круг...

[zzzzzzzz]

я иногда переношу frontend ПЛИС проектов в АЗИКи (ну то есть проект, обычно, работает с реальными сигналами и верифицируется на ПЛИС) и считаю, что процедура оценки является какбы обязательной для разработчика, а учитывая стоимость проектов (последний завершенный по 40нм), то даже с 0 вероятностью это получается экономически оправданным, и делать ее можно и нужно из разных входных данных. например, мы HDL никогда не даем и не будем давать (это не моя точка зрения, а политика фирмы, стандартная, между прочим), backend получает мапированный на свою библиотеку нетлист и констрейны

Понятно. Тогда сами выбирайте и ФАБ, заключайте с ним договор, получайте NDA и какие-то либы (только для синтеза RTL) на выбранный Вами же техпроцесс.
Это нормально. И ДЦ ФАБа с Вами будет говорить на одном языке. Один вопрос - кто будет делать топологию и заниматься её верификацией?

просто есть идеи по сильному упрощению проекта и переносу backend-а в отечественные "дизайн центры", но получить какое-то внятное представление о состоянии этих центров весьма затруднительно. впечатление, что никому это не надо и работать не хочется - типа мы так загружены, так загружены, а на экспереминтальное - "потратить немного денег и посмотреть, что получится", я одобрения не получаю

Да Вы вступите в диалог. Там всё и выясните.
Самое продвинутое, что есть в РФ - это 90(?) нм и 180 нм на "Микроне".
В принципе, они гоняют шаттлы для себя. Постучитесь.
Мне приходилось по их 180 ходить. Проект заработал нормально (правда, библиотечку ячеек делали под себя сами). И Вам удачи!
Не уверен, правда, что для Вас станут генерить чип без оформления ОКР или близко к этому.
Насколько я знаю, они действительно загружены.

... upd: я про состояние отечественных центров сужу не по конференции, а по реальному посещению микрона, ангстрема,
но допускаю мысль, что может быть иницианивная группа товарищей организует фаблесс центр, но тут же приходит другая мысль - что не имея заказов, эти центры не имеют опыта, то есть порочный круг...

Заказы не часты, но есть. И опыт тоже есть. Я знаю несколько. Хотя, фаблесс-центр - это слишком громко сказано, конечно. Обычно, это лишь одна часть из деятельности конторы. Выжить чисто фаблессом проблематично.