Временные задержки Опции

[Akakiy]

Есть ли у кого практика реализации управляемых временных задержек? Если да то что получилось? Минимальное время и дискретность. Интересует диапазон единицы наносекунд и меньше.

[Инженер]

Задержку можно получить включением принудельно логических ячеек (элемент LCELL), макроячеек (Элемент MCELL) или элемента EXP. Задержка равна задержке на одном элементе. Это то число, которое стоит последним на маркировке микросхемы. EPF10K10ATC144-3 задержка-3 нс и каждый элемент вносит такую задержку. (Или примерно такую)

[khach]

У Xilinx уже есть ( но только для Virtex-4).
Искать на их сайте по ключу IDELAY
Калиброванная задержка из 64 элементов по 78pS каждая.