`timescale 1 us/ 1 us
module test_chmod_vlg_tst();
reg inclk;
//////////////////////
wire out;
//////////////////////////////////
test_chmod i1
(
.inclk(inclk),
.out(out)
);
initial
begin
inclk = 0;
$display("Running testbench");
end
always
begin
#25 inclk = !inclk;
end
endmodule
Симулирую частоту 50 MHz. На выходе пытаюсь получить две частоты: 6,144 МHz и 3,072 MHz. Использую EDA RTL simulation.
Когда в timescale меняю наносекунды на пикосекунды, ФАПЧ через несколько периодов частоты начинает работать.
Насчет документации, Спасибо!
Цитата(bogaev_roman @ Dec 5 2013, 17:32)

частота появляется после поднятия сигнала locked - он у Вас в каком состоянии?
Сброса нет. В ФАПЧ только 1 входной сигнал - такт и 2 выходных - тоже такты
Не. что то все равно не так. Уже 50000 мкс промоделировано, а ФАПЧ так и не запустился