Проблема приема данных Spartan-6 от АЦП Опции

[maxics]

Требуется принять поток данных в SPARTAN-6 с двухканальной АЦП LTC2195. Частота 100 МГц, режим DDR 4 lane, т.е данные в АЦП приходят с частотой 200 МГц по переднему и заднему фронту.

Это второй релиз платы (разводка сильно не менялась). В первом релизе, потратив много времени, удалось подобрать смещение фазы DCO (такт с АЦП) с помощью DCM (PHASE_SHIFT).
В последнем релизе сделать это не удается. Видно искажение входного сигнала. Пытались подобрать фазу DCO, закреплять в PlanAhead, но безрезультатно. Бывает, что при определенном значении Phase Shift данные принимаются верно, но достаточно что-нибудь поменять в проекте, как все "уезжает". В чем может таиться ошибка? Как лучше организовать прием?
Файл с исходным кодом:
 ADC2195_receiver.vhd ( 9.53 килобайт ) Кол-во скачиваний: 638

[Mityan]

Нашел еще один несколько похожий документ - харр881 Virtex-6 FPGA LVDS 4X Asynchronous Oversampling at 1.25 Gb/s

Из него становится понятно, что действительно надо отдельный сигнал фиксированной частоты (200 или 300 МГц) заводить на IDELAYCTRL (рисунок прилагаю). Выход IDELAYCTRL - RDY, собственно, никуда больше не идет, но сам примитив нужен.

У меня тогда вот такой вопрос по документации.
К документу харр881 на сайте прилагается зип-архив с reference design files. Скачали и посмотрели.

А в тексте интересующего меня документа харр1071 приводится адрес, по которому находятся те же reference design files, но при переходе по данной ссылке требуется подробный ввод данных аккаунта Xilinx, после чего появляется сообщение с извинениями, что данный аккаунт не прошел проверку (failed US export compliance verification).
Вопрос: как мне его достать - искать друзей в америке, симулировать американский IP, чо-то в аккаунте поправить или есть тут на форуме добрые люди с таким доступом?

Спасибо

Эскизы прикрепленных изображений