Интересный дизайн платы Опции

[djhall]

Вот наткнулся на такую плату довольно необычного вида. Разводка большинства плат сделана под углом 45, 90 градусов, здесь же проводники разведены под произвольными углами. Есть сомнения в таком методе разводки, например, это усложнит анализ целостности сигналов и уровня перекрёстных помех и т.д.
Предлагаю порассуждать на эту тему.

Эскизы прикрепленных изображений

 

[lemorus]

Ничего это не усложнит, народ просто выделывается. Угол не равный 45 градусов нужно только в одном случае, для трасс от 2ГГц из соображений волокнистости диэлетрика, в руководствах по PCIE можно почитать. В остальных случаях не нужно.

[HardJoker]

Ничего это не усложнит, народ просто выделывается. Угол не равный 45 градусов нужно только в одном случае, для трасс от 2ГГц из соображений волокнистости диэлетрика, в руководствах по PCIE можно почитать. В остальных случаях не нужно.

На практике в дизайне от intel или amd/radeon подобное можно встретить?

[lemorus]

На практике в дизайне от intel или amd/radeon подобное можно встретить?

Безусловно, все линии PCIE там идут "косые".

[HardJoker]

Безусловно, все линии PCIE там идут "косые".

Странно, например здесь - http://www.ixbt.com/video3/images/ref/hd7970-scan-front.jpg изгибы пар PCI-e под 45град. Память, да, местами под произвольным углом, но в большинстве мест все-таки 45град.

[lemorus]

Странно, например здесь...

Чтобы ответить на этот вопрос да так, чтобы он согласовался с предыдущими, потребуется целая ветка. Поэтому чтобы сэкономить время, повторюсь, в дизайнах Intel и AMD PCIE разводится с учетом волокна платы. Хотите верьте, хотите нет. И наконец когда мы говорим о PCIE, главную фишку держит все таки организация PCISIG, вот от рекомендаций этой организации предлагаю отталкиваться.

[HardJoker]

Чтобы ответить на этот вопрос да так, чтобы он согласовался с предыдущими, потребуется целая ветка. Поэтому чтобы сэкономить время, повторюсь, в дизайнах Intel и AMD PCIE разводится с учетом волокна платы. Хотите верьте, хотите нет. И наконец когда мы говорим о PCIE, главную фишку держит все таки организация PCISIG, вот от рекомендаций этой организации предлагаю отталкиваться.

Как в моделях Cadence/Mentor расчета целостности сигналов учитывается волокнистость диэлектрика и положение проводника относительно волокон? На производстве у китайцев для этих целей совсем другии инструменты. Результаты ЦС они не используют, просчитывают заново. А что касается влияния помех, Топор очень похож на способ монтажа плат "внавал" - соединение пинов проводами напрямую. У нас на фирме был СТП, в котором частоты плат при этом способе монтажа ограничивалось 2MHz (133-, 1533-серии). Обычные платы проектировались на 10-30MHz.

[SM]

Как в моделях Cadence/Mentor расчета целостности сигналов учитывается волокнистость диэлектрика и положение проводника относительно волокон?

Как-то учитываются. По идее надо задать распределение диэлектрической проницаемости по материалу (как именно, я не знаю) Однако, например, в статье "Opening Eyes on Fiber Weave and CAF (Russell Dudek, John Kuhn and Patricia Goldman )" упоминается именно Hyperlynx для анализа этого эффекта, а не что-то другое.

Самое главное не это. Самое главное - что анализатору SI/PI совершенно фиолетово, какое направление и какая форма у дорожки - он обсчитает любую, какую нарисуешь. Такая разводка, вопрос лишь стереотипов, засаженных в наш мозг пикадом, а также "парой с еврейскими фамилиями" - Кульманом и Ватманом


PS. Посоветую не только на PCIe смотреть, а вообще на различные дизайны ВЧ/СВЧ RF-блоков, там это норма жизни, там людей жизнь заставила от прямых и 45град. углов уйти.