Шина на VHDL?, Нужна концепция Опции

[dotnot]

Добрый день! Есть ПЛИС в которой реализованы всякие относительно медленные интерфейсы ввода вывода и один высокоскоростной SPI интерфейс который в себе должен объединять потоки данных с этих интерфейсов:

Реализации отдельных этих интерфейсов написаны, но вот как объединить лучшим образом данные с узкими потоками в один широкий поток не могу придумать.
Какую лучше глобально выбрать стратегию реализации объединения этих потоков? Где лучше разместить буфферы и как их связать?. Делал ли кто-нибудь что-нибудь подобное? Возможно есть какие-нибудь открытые шины на VHDL, предназначенные для такого рода арбитража.
Прошу прощения за столь глобальный и нечеткий вопрос, но боюсь изобретать велосипед так как могу это сделать неграмотно в связи с отсутствием опыта.

[count_enable]

Сейчас проц на 160 МГц стоит 4-5 баксов Дешевле будет только если плисину где-то украсть.

[SM]

Сейчас проц на 160 МГц стоит 4-5 баксов Дешевле будет только если плисину где-то украсть.

Сейчас ПЛИС на 3000LE стоит те же 4-5 баксов. А теперь найдите проц с 8 уарт, 8 i2c и 4 SPI за эту сумму

[count_enable]

Сейчас ПЛИС на 3000LE стоит те же 4-5 баксов. А теперь найдите проц с 8 уарт, 8 i2c и 4 SPI за эту сумму

TI Stellaris, написал уже. 8 UART c FIFO, 4x SPI, 6x I2C - аппаратных, и еще столько само потянет влёгкую софтовых интерфейсов. Ну а программируют их сейчас даже школьники.

[Maverick]

я предлагаю посмотреть в сторону, если например используется ПЛИС фирмы альтеры - взять за основу шину Авалон и в Qsys произвести соединение модулей. Для этого Вам необходимо добавить к Вашим модулям мастер иили слейв Avalon MM. Спецификация на шину Авалон имеется. В принципе можно для проверки решения взять готовые корки, а потом сделать полный open source.