Цитата(alexadmin @ Jun 16 2006, 01:35)
Задумался я тут: даст ли схема ускоренного переноса, которой нас всех учили на уроках информатики (http://www.rbtl.ru/wsap/posobie/chapter2/8.htm) выйгрыш в скорости по сравнению с быстрым переносом, используемым в FPGA (конкретно - семейство Virtex4: Fast Lookahead Carry Logic).
Может кто-то проводил/встречал исследования на эту тему?
PS Интересует разрядность сумматора порядка 15-20, DSP не предлагать
иследования такого рода пишуться за пару часов + обкатка на последней ISE шке. Но не ужели вам не приходило в голову, что на фпга (не азик !!!!!) аппаратный быстрый перенос сделан не просто так,
а люты это всего лишь логика ОБШЕГО применения.
Схема ускоренного переноса
Jun 16 2006, 06:35
