реклама на сайте
подробности

 
 
> Многоразрядный накапливающий сумматор, vhdl, принцип
kkosik
сообщение Sep 10 2012, 18:48
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 23
Регистрация: 8-09-12
Пользователь №: 73 445



Необходимо реализовать 40-разрядный накапливающий сумматор. Входная шина 32 разряда, выходная тоже 32. Тактовая 20 МГц.
Проблема в том как это сделать. Если бы был до 32 разрядов, то входные 32 бита можно было в Integer преобразовать и потом складывать. Но функция преобразования типов больше 32 вроде бы не берет.

А вот с 40 желательно еще постараться уменьшить задержку при переносе разряда, чтобы не было конфликтов.

Наверняка, кто-нибудь да сталкивался с такой задачей. Подскажите, а? wacko.gif
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
kkosik
сообщение Sep 12 2012, 10:11
Сообщение #2


Участник
*

Группа: Участник
Сообщений: 23
Регистрация: 8-09-12
Пользователь №: 73 445



так всё-таки получится у меня "+" (плюсом) складывать два logic_vector'a? или это чревато чем-либо?
Мб действительно писать второй сумматор как компонент, подключить его к 32-ух разрядному?
Go to the top of the page
 
+Quote Post
Fetronics
сообщение Mar 29 2014, 20:15
Сообщение #3


Участник
*

Группа: Участник
Сообщений: 34
Регистрация: 19-03-08
Пользователь №: 36 036



Цитата(kkosik @ Sep 12 2012, 13:11) *
так всё-таки получится у меня "+" (плюсом) складывать два logic_vector'a? или это чревато чем-либо?
Мб действительно писать второй сумматор как компонент, подключить его к 32-ух разрядному?



Есть Арифметический (накапливающий ) сумматор у КОТОРОГО ОТСУТСТВУЕТ время переноса
Работа идет вплоть до масимальной рабочей частоты ТРИГГЕРОВ на которых он построен,
так, в Цифровом ситезаторе, максимальное значение на выходе может доходить до ТАКОВОЙ,
тогда как у КЛАССИКИ предел (Найквиста) не более половины тактовой.
Запрос о деталях по Е-mail: vottp.tiv@gmail.com
Fetronics


Прикрепленные файлы
Прикрепленный файл  part_3.pdf ( 699.63 килобайт ) Кол-во скачиваний: 23
 
Go to the top of the page
 
+Quote Post

Сообщений в этой теме
- kkosik   Многоразрядный накапливающий сумматор   Sep 10 2012, 18:48
- - andrew_b   Не понял, зачем преообразовывать в integer. Станда...   Sep 11 2012, 04:30
- - kkosik   У меня шина std_logic_vector. То есть ты предлагае...   Sep 11 2012, 06:14
- - Boris_TS   Цитата(kkosik @ Sep 11 2012, 10:14) У мен...   Sep 11 2012, 06:29
|- - andrew_b   Цитата(Boris_TS @ Sep 11 2012, 10:29) 3. ...   Sep 11 2012, 07:17
|- - Timmy   Цитата(andrew_b @ Sep 11 2012, 11:17) Меш...   Sep 11 2012, 08:40
|- - andrew_b   Цитата(Timmy @ Sep 11 2012, 12:40) Это гд...   Sep 11 2012, 09:37
- - ivan219   Если работаете в Quartus II то мегафункция LPM_ADD...   Sep 11 2012, 06:44
- - kkosik   Цитата1. А какие проблемы ? 2. Зачем конвертироват...   Sep 11 2012, 06:55
- - kkosik   Код# -- Loading package standard # -- Loading pack...   Sep 11 2012, 08:06
- - kkosik   Эндрю, как насчет моей ошибки?? Переустановил Либе...   Sep 11 2012, 10:34
- - Alexey K   Если std_logic_arith + std_logic_unsigned (std_log...   Sep 11 2012, 13:46
- - DTF   Константин, попробуйте поискать проекты сумматоров...   Sep 12 2012, 01:26
- - анатолий   std_logic_signed образуется из std_logic_vector пр...   Sep 12 2012, 10:06
- - анатолий   Цитата(kkosik @ Sep 12 2012, 12:11) так в...   Sep 12 2012, 10:18


Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 25th July 2025 - 08:12
Рейтинг@Mail.ru


Страница сгенерированна за 0.01387 секунд с 7
ELECTRONIX ©2004-2016