Цитата(kkosik @ Sep 12 2012, 13:11)

так всё-таки получится у меня "+" (плюсом) складывать два logic_vector'a? или это чревато чем-либо?
Мб действительно писать второй сумматор как компонент, подключить его к 32-ух разрядному?
Есть Арифметический (накапливающий ) сумматор у КОТОРОГО ОТСУТСТВУЕТ время переноса
Работа идет вплоть до масимальной рабочей частоты ТРИГГЕРОВ на которых он построен,
так, в Цифровом ситезаторе, максимальное значение на выходе может доходить до ТАКОВОЙ,
тогда как у КЛАССИКИ предел (Найквиста) не более половины тактовой.
Запрос о деталях по Е-mail: vottp.tiv@gmail.com
Fetronics
Прикрепленные файлы
part_3.pdf ( 699.63 килобайт )
Кол-во скачиваний: 23