Spartan 6 LX25, Clock с ядра ПЛИС Опции

[likeasm]

Подскажите можно ли подать частоту с ядра FPGA, без внешнего генератора? Просмотрел UG382, английским не сильно владею, но как понял там PLL тактируется от внешнего сигнала. Учусь писать на Verilog, подскажите где покапать описание и примеры работы с PLL на Verilog для данной ситуации.

[likeasm]

Забил PLL модуль в verilog модуль, поигрался с параметрами,в ISIM работает как часы. Как я понял он работает от внешнего CLKIN, а у меня задача синхронизации без внешнего генератора. Может я чего-то не так понял, возможно ли синхронизировать данную FPGA без внешнего генератора?