реклама на сайте
подробности

 
 
> ацп+плис+цап, проблема с фильтром,с fixed point
Valentin-k
сообщение Jun 10 2014, 14:49
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 31
Регистрация: 27-01-12
Пользователь №: 69 923



здравствуйте.
раньше не занимался фильтрацией на плис,поэтому столкнулся с проблемой при реализации полосового фильтра на xilinx.
реализую пф с полосой 100кгц на частоте 450кгц.
ацп и цап 10-разрядные.
в fdatool использую следующие настройки fixed point:
коэфф. использую 16-ти разрядные,
вход и выход 10-разрядные,а вот величина fraction length вызвала некоторые вопросы, я не могу понять исходя из чего она выбирается...
при синтезе нескольких вариантов я на выходе цап получаю или 0 вне зависимости от того что на входе ацп,или просто какую то генерацию импульсов не зависимо от входа(как предполагаю от переполнения...).
правильность работы с ацп и цап проверял соединив их в плис на прямую.
поэтому возникли два вопроса:

1.как правильно выбирать разрядность fixed point
2.данные ацп прежде чем подавать на фильтр надо преобразовывать?
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
bogaev_roman
сообщение Jun 11 2014, 01:39
Сообщение #2


Профессионал
*****

Группа: Свой
Сообщений: 1 088
Регистрация: 20-10-09
Из: Химки
Пользователь №: 53 082



Цитата(Valentin-k @ Jun 10 2014, 22:59) *
при синтезе нескольких вариантов я на выходе цап получаю или 0 вне зависимости от того что на входе ацп,или просто какую то генерацию импульсов не зависимо от входа(как предполагаю от переполнения...).
правильность работы с ацп и цап проверял соединив их в плис на прямую.

2.данные ацп прежде чем подавать на фильтр надо преобразовывать?

Что за ЦАП/АЦП ? У меня, например, после ацп в плис заходят многоразрядные p и n компоненты, где I и Q составляюшие одного канала идут попеременно, поэтому я ставлю DDR регистр, после них обычные и получаю многоразрядные I и Q компоненты. Если Вы просто взяли выход после дифференциального пина и подали на фильтр (а реально там несколько каналов или I и Q компоненты), то у Вас и будет мусор на выходе. Плюс еще этот мусор неправильно подается на вход ЦАП
Go to the top of the page
 
+Quote Post
Mad_max
сообщение Jun 11 2014, 04:02
Сообщение #3


Местный
***

Группа: Свой
Сообщений: 377
Регистрация: 23-12-06
Из: Зеленоград
Пользователь №: 23 811



Ну плюс, даже если сигнал с АЦП вещественный, какая частота дискритезации АЦП, и согласован ли используемый фильтр с ней, может быть разумно децимацию сделать перед фильтрацией.
Есть ли антиалайзинговый фильтр в системе?

Ну и самое главное, проведена ли симуляция проекта, перед тем как что-то делать с железкой?
Если работаете с матлаб, то вообще замечательно.
Делаете исходный тестовый сигнал, прогоняете через RTL симуляцию, потом обратно в матлаб и сравниваете с референсной моделью.
На симуляции вы решите большинство вопросов с тем, что на что влияет. Какой должен быть порядок фильтра, какая должна быть разрядность данных, аккумуляторов, коэффициентов
для обеспечения приемлемого для вас качества фильтрации.
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 22nd July 2025 - 01:16
Рейтинг@Mail.ru


Страница сгенерированна за 0.01385 секунд с 7
ELECTRONIX ©2004-2016