Эти "пады" - это не I/O пады в местном понимании FPGA-шников, а квадратики металлизации практически минимального размера, и места занимают они совершенно незначительное. Полноценные I/O пады разработчикам ASIC предоставляются вместе с технологическими библиотеками совершенно отдельно от покупных внутренних IP-блоков, которым и является эта eFPGA, они располагаются уже по контуру (ну как правило, по контуру) самого кристалла, и к ним при желании можно подвести дорожки от DDIN/DDOUT/OE (я же сказал - на три делить

Вы и подтвердили). А можно эти сигналы использовать и по своему усмотрению, подсоединяя их к другим IP-блокам, или используя в своей логике.