Оригинал новости:
http://www.opennet.ru/opennews/art.shtml?num=40365Компания Tachyon DA открыла код полноценного симулятора VerilogКомпания Tachyon Design Automation перевела в разряд свободных проектов HDL-симулятор OSS CVC, ранее распространяемый в виде проприетарного продукта. Таким образом, сообщество получило первый свободный симулятор для языка описания и моделирования электронных систем Verilog, полностью соответствующий стандарту IEEE 1364. Ранее доступные открытые HDL-симуляторы, обеспечивали лишь частичную поддержку актуальных спецификаций Verilog.
OSS CVC является одним из самых быстрых симуляторов Verilog и предоставляет возможность симуляции как в режиме интерпретации с возможностью интерактивной отладки, так и в режиме компиляции с формированием исполняемых файлов. Пакет может использоваться для любых видов симуляции Verilog, включая поддержку моделей SDF и точных задержек на логическом элементе (Accurate Delay Gate).
Поддерживаются некоторые элементы расширения SystemVerilog, что позволяет упростить использование OSS CVC с современными методами проектирования, использующими System C или обработку вывода инструментами ESL. Возможно использование интерфейса DPI PLI для прямого вызова из модели Verilog функций на языках C и C++ или для обращения к функциям Verilog из кода на языках C и C++. Уровень поддержки SystemVerilog достаточен для запуска всех популярных библиотек PFGA. При этом OSS CVC поддерживает только статические типы, без возможности использования динамических классов.
Код симулятора открыт под модифицированной свободной лицензией Artistic, применяемой в проектах Perl Foundation. Лицензия запрещает использование CVC в составе проприетарных продуктов, для использования в которых предлагается отдельная коммерческая лицензия. В свободных проектах код CVC может использоваться без ограничений, в том числе допускается создание форков, при условии смены имени и отражении в документации внесённых изменений.
Open-source софт для проектирования микросхем
Mar 13 2013, 12:58
