Цитата(tpz @ Aug 29 2014, 15:52)

А как учесть дальнейшую прокладку трасс и размещение ПО с требуемыми зазорами в редакторе платы? Удобней было бы формировать такие "груши" по подсоединенным проводникам в топологии а не в редакторе посадочного места под микросхему. Откуда мне знать, с какой стороны подойдет проводник в КП, где ляжет ПО и какой там зазор получится с этой "грушей"? Удобней было бы иметь инструмент на манер укладки "teardrop" в слое паяльной маски в самом Expedition а не в CellEditor. Типа задал - сделай мне "груши" в слое паяльной маски и чтоб каждая была повернута в сторону подсоединенного проводника и вскрывала часть этого проводника. Или делать вообще "груши" - металл + вскрытие в паяльной маске и разворот в сторону подсоединенного проводника или просто в любую сторону, если КП не подсоединена ни к чему.
вы подумали о чем написали ???
первый и второй ряд BGA могут быть без via, хотя если вести шину с выравниванием и волновым, то и первый и второй ряд сразу уходят на внутренние слои
сетка via смещена на полшага контактных площадок Cell
вы не сможете поставить два via рядом
и получается, что самое оптимальное направление груши всегда от центра Cell наружу к via