Диф. пары на двухслойной плате, PCIe 3.0 на двухслойке Опции

[Flood]

Есть задача сделать простенькую (схемотехнически) плату, на которой PCI Express 3.0 (8 ГГц) будем коммутироваться между несколькими разъемами.
Соответственно, на плате диф. пары (с переходными), клоковый драйвер, ключи и немного управляющей логики с питанием. По топологии вроде бы укладывается в два слоя.

Но возникает вопрос - как добиться согласования волнового сопротивления на двухслойной плате? Опыта разводки плат довольно мало, и такая задача ставит в тупик.
Готовые рецепты расчета микрополосковых линий с полигоном земли в ближайшем слое тут не работают - т.к. этих слоев нет. Подложить землю, даже с другой стороны, скорее всего не получится - там тоже ожидается сигнальная трассировка.

Можно попытаться положить землю по бокам диф. пар, но как это посчитать и какой софт может помочь с моделированием?
Можно, конечно, плюнуть и сделать 4 слоя, но обидно было бы усложнять плату только из-за неумения решить слегка нестандартную задачу.

Буду очень благодарен за мнения и советы!

[Flood]

Не стали экспериментировать, сделали в 4 слоя. Оправдали себя тем, что у ключей куча ножек питания и в 2 слоя они разводились не очень удобно
Кстати, насчет китайских PCIe удлинителей на лапше от дисководов. Все, что удалось купить в Москве, на 8 GT/s толком не заработало. Пришлось радикально укорачивать длину.
На ali и ebay были красивые удлинители на полиимиде, но купить такие локально не удалось.