Трассировка шины связи с высокоскоростным АЦП, Шина АЦП - ПЛИС на частоте 50 МГц, вопрос про выравнивание длин трасс Опции

[artkam]

Здравствуйте. В одном из устройств у нас заложен АЦП с параллельным интерфейсом, который опрашивается ПЛИСом от Altera из серии Cyclone IV частотой 50 МГц. У нас с коллегой возникли разногласия по поводу необходимости выравнивания длинн трасс. Вернее, я бы даже скорее всего не стал бы спорить, и выравнял "дорожки" (благо в Альтиуме есть для этого неоходимый инструментарий), но у меня очень сильно ограничена ширина печатной платы, и из-за этого, площади печатной платы просто не хватает для размещения всех "горбатых" дорожек... Длина самой длинной дороги 31мм, самой короткой - 10мм, ширина дорожек - 0.2мм. Плата четырехслойная, под сигнальным слоем идет земляной полигон... В общем, хотелось бы послушать мнения опытных коллег...

[RobFPGA]

Приветствую!

Для периода в 20 ns (50 MHz) и при средней задержке 1ns/150мм нет смысла выравнивать с миллиметровой точностью.

Успехов! Rob.

[virtual9900]

Это еще что. Меня прогер пытался задрочить чтоб я SPI между Si4455 и STM8L прокладывал без VIA
Длинна дорог до 20 мм "Дело было не в бобине", API не удосужился почитать новый. Вот и не проходила инициализация.
Капал техническому директору и тот чуть было не доверил прогеру платку рисовать)) Пока я носом в доки не тыкнул. Вот такое вот противостояние HW vs. FW
Хоть самому програть
http://electronix.ru/forum/index.php?showtopic=61696
Дальше - больше. Заставлял вывести SPI test points на логический анализатор для отладки CMX618. Это при разведеном UART и SWIM

[Lmx2315]

Это еще что.

..всё надо делать самому и прогать и разводить, и схемы.
Иначе - схемотехник вечно крайний.