Сравнение синтеза QSYS и SOPC, Я в шоке... Опции

[alexPec]

Тема без вопроса, просто делюсь результатами, может полезно будет кому. Комментарии приветствуются

Синтез в Q10.1 в сопц-билдере, система: таймер, ниос /s, SGDMA TX и SGDMA RX (на эзернет), TSE, DDR2 контроллер,clock crossing bridge, он-чип память на дескрипторы 4кБ, он-чип память для тестирования DDR2 (16 кб).
Результат: 11236 LEs

Синтез той же конфигурации, с теми же настройками модулей, с тем же топ-левелом в Q13.1 - результат: 32014 LEs

Неужто Qsys ну уж на столько быстрее сопца??? Почти в три раза...

[vadimuzzz]

Какие-то дикие цифры, у меня примерно такой же проект в QSys занимает ~12k LE, из них примерно 500 LE - мои модули. SDRAM здесь у меня, правда, нет.

[alexPec]

Какие-то дикие цифры, у меня примерно такой же проект в QSys занимает ~12k LE, из них примерно 500 LE - мои модули. SDRAM здесь у меня, правда, нет.

Да сам в шоке. Без (TSE + 2xSGDMA), т.е. только ДДР2+nios /s занимает 5000+ LEs в сопц-билдере. Кстати если ставить в изначальной конфигурации вместо (TSE+2xSGDMA) опенкоровский эзернет то проект занимает около 19000 LEs в Qsys вместо 32к