2 PCIe Hard IP на Cyclone5GX Опции

[Tue]

Здравствуйте. Читаю документацию на Cyclone5GX. Создаю Endpoint PCIe и пытаюсь назначить выводы. На картинках типа этой

они пишут "PCIe Hard IP block is located across Ch1 and Ch2 of banks GXB_L0"

Однако назначение выводов на Ch1 Fitter выдает ошибку размещения. Меняю выводы на Ch0 - разводит нормально. Скажите это ошибка в документации или я чего-то не понимаю ?

[Tue]

Версия Квартус 13.0 SP1. Как я понял из приведенной Вами ссылки в Pin Planner'e есть возможность в большом кол-во выводов отобразить PCIe выводы с помощью команды "Show PCIe Hard Interface Pins". И там говорится, что эта команда в определенной версии квартуса глючит.
У меня же другая ситуация. Вот возьмем инженера, желающего создать PCIe проект на ПЛИС Cyclone5GX. Вот он добавляет в проект Hard IP ядро, добавляет еще в проект какую-то свою логику и прочее. Теперь приходит время назначить выводы, скомпилировать, получить файл для прошивания ПЛИС. Открывает он документацию на Cyclone5GX, идет в раздел посвященный трансиверам и смотрит где же, на каких трансиверах располагается аппаратное PCIe ядро. А документация ему говорит что на Ch1, Ch2. Дальше инженер пытается назначить PCIe-выводы на Ch1 или Ch2 и сталкивается с руганью Fitter'a. А вот если он разместит их на Ch0, то Fitter ничего плохого не скажет и все скомпилируется. Так вот вопрос именно в том, почему в документации указано не то, что в реальности ?

[Stewart Little]

Не могли бы Вы заслать архив кватусовского проекта (qar-файл), где этот эффект проявляется?

Смотрим Transceiver Protocol Configurations in Cyclone V Devices, стр.4-7, параграф "PCIe Supported Configurations and Placement Guidelines".

The following guidelines apply to all channel placements:
• The CMU PLL requires its own channel and must be placed on channel 1 or channel 4
• The PCIe channels must be contiguous within the transceiver bank
• Lane 0 of the PCIe must be placed on channel 0 or channel 5

Также смотрим Figure 4-6: 12 Transceiver Channels and 2 PCIe HIP Blocks with PCIe x1 Channel Placement, и т.д.

Не оно?