MOSFET в параметрическом стабилизаторе напряжения, проблемы с надёжностью Опции

[fantasy]

Добрый день!
Прошу помощи в параметрическом стабилизаторе на базе MOSFET-транзистора. Схема типовая, стянута в своё время у National Semiconductor (TI). Проблема следующего характера: эпизодически выходит из строя транзистор VT2. Нагрузка – микросхема HV9961 (ток потребления 3,5…7 мА). На схеме указан транзистор NDD04N60Z, аналогичная проблема с транзисторами NDD02N60Z. Первоначально выкрутились установкой транзисторов STD3NK60Z – отказы пропали (по крайней мере статистики отказов нет). В последней партий заменили 3NK60Z на STD3NK50Z (из за отсутствия на 600В) – опять получили массовый геморрой. Перегрев схемы исключён: при температуре внутри корпуса +50 на полигоне возле транзистора всего +70 градусов. Закупаемся строго в Компэле. Осциллографом каких либо генераций и «паразитов» на затворе не наблюдается. Напряжение строго по стабилитрону. Вопрос собственно такой: что в этой схеме «не так»? Схема «умирает» по типовому сценарию: пробивает затвор транзистора (звонится) и, собственно, стабилизатор перестаёт быть стабилизатором: в лучшем случае обрыв, в худшем пробой. Также статистика говорит о том, что происходит это в процессе работы (не коммутация). Стабилитрон – живой, крайне редко бывает, что его пробивает с затвора транзистора. Наличие\отсутствие пассивного корректора на статистику отказов ни как не влияет – всё однотипно. Первоначально грешил, что у транзисторов NDD ограничение по напряжению на затворе +20В, у STD +30В. Но вот последние отказы с STD3NK50Z поставили в крепкий тупик. Уже не знаю что и думать. На уровне умозаключений есть предположение, что проблемы возникают при пониженных входных напряжениях, но сколько не крутил ЛАТР и не смотрел на затворе и стоке состояние – никаких всплесков и проблем не увидел. Также одна из мыслей – сопротивление 200К, ёмкость затвора и индуктивность цепи образуют «хитрый» колебательный контур, в результате которого на затворе появляется напряжение больше допустимого, но оценить его не в состоянии. У кого есть какие-либо идеи?

Прикрепленные файлы

 sch.pdf ( 13.04 килобайт ) Кол-во скачиваний: 163

 

[НЕХ]

разве не очевидна цепь -
открытый в прямом направлении VD7, затвор VT2, сток VT2, дроссель...
на клемме 2А может появиться до -70 Вольт при резкой просадке питающего напряжения и сохранении тока в дросселе...

[fantasy]

разве не очевидна цепь ...

Затвор VT2 вроде как изолированный? Мне цепь очевидна такая: VD7-R10-R9-дроссель-VD5. В этом случае Ugs будет равно величине падения напряжения в прямом направлении на VD7 но с отрицательным знаком, т.е. грубо -1 В, что согласно datashit'а допустимо (+-30 В).
Насчёт резкой просадки - на входе конденсатор 22 мкФ, он при всём желании не даст резко просесть питающему напряжению. Или я тут не прав?

Пока не доехал до рабочего места прогнал схему в теории (Multisim'е) - при невозможном в схеме обрыве питания (ключ S2) в указанной Вами точке происходит то, что Вы говорите. Но на транзисторе всё ровно так, как я говорю: на затворе потенциал меньше 1В. Если имитировать реальное отключение ключом S1 (просадка питания), то никаких таких амплитудных выбросов не наблюдается - конденсаторы сглаживают этот переходный процесс. Идеи?

С такой разводкой ...

Кстати насчёт разводки: может ли иметь место наводка помехи на минусовую цепь стабилитрона, что на затворе транзистора наводится потенциал больше, чем допустим по даташиту? Я уже упоминал, что по статистике (наблюдениям) чаще всего проблема происходит при пониженном напряжении питания, и проблема возникает лишь в 5% случаев.

Эскизы прикрепленных изображений