реализация многоканального приемника UART с буферизацией Опции

[VadimNic_nt]

Здравствуйте форумчане!

Интересует возможность разработки на ПЛИС многоканального приемника UART с буферизацией по каждому каналу и интерфейсом с МК.
Какая ПЛИС по емкости подойдет для такого проекта, если количество каналов будет от 10 до 15, размер кольцевого буфера для каждого канала
32...64 байта. Встречал ли кто на просторах интернета модули на vhdl, которые можно было бы взять за основу при разработке?

Сообщение отредактировал VadimNic_nt - Nov 29 2014, 18:01

[iosifk]

Здравствуйте форумчане!

Интересует возможность разработки на ПЛИС многоканального приемника UART с буферизацией по каждому каналу и интерфейсом с МК.

На самом деле ядро контроллера может быть только одно, но оно может поочередно обрабатывать 15 каналов...