реализация многоканального приемника UART с буферизацией Опции

[VadimNic_nt]

Здравствуйте форумчане!

Интересует возможность разработки на ПЛИС многоканального приемника UART с буферизацией по каждому каналу и интерфейсом с МК.
Какая ПЛИС по емкости подойдет для такого проекта, если количество каналов будет от 10 до 15, размер кольцевого буфера для каждого канала
32...64 байта. Встречал ли кто на просторах интернета модули на vhdl, которые можно было бы взять за основу при разработке?

Сообщение отредактировал VadimNic_nt - Nov 29 2014, 18:01

[Koluchiy]

Поясните, МК располагается внутри ПЛИС (программный) или это отдельная микросхема снаружи?

[iosifk]

Поясните, МК располагается внутри ПЛИС (программный) или это отдельная микросхема снаружи?

А какая разница? Либо 15 каналов по приему можно сделать вообще программными, либо это же сделать в ПЛИС и разгрузить МК от приема байтов...

[VadimNic_nt]

А какая разница? Либо 15 каналов по приему можно сделать вообще программными, либо это же сделать в ПЛИС и разгрузить МК от приема байтов...

У меня сейчас выбор - реализовать поставленную задачу на трех МК типа STM32F1xx c 4 UART (с корпусами TQFP47 7х7 мм) и интерфейсом с host контроллером по SPI или сделать такой контроллер на FPGA, тоже с интерфейсом SPI для связи с HOST контроллером.
По конструктивным причинам возможно использование ПЛИС только в корпусе TQFP100.
Вариант с 4-мя МК кажется более легким, так как проблем по программной реализации не предвидеться, но возникает вопрос по суммарному потреблению.
Вариант с ПЛИС кажется привлекательным, так как в устройстве уже есть CPLD на 128 макроячеек, и было бы интересно объединить все в одной ПЛИС.
Но опять же, возникает вопрос по току потребления, так как судя по ответам выше нужно применять FPGA, а величина тока потребления очень критична.

Хотелось бы еще узнать мнение спецов о стоимости разработки такого контроллера по ТЗ под ключ.

А какая разница? Либо 15 каналов по приему можно сделать вообще программными, либо это же сделать в ПЛИС и разгрузить МК от приема байтов...

Я имел ввиду программный процессор типа NIOS

[iosifk]

У меня сейчас выбор - реализовать поставленную задачу на трех МК типа STM32F1xx c 4 UART (с корпусами TQFP47 7х7 мм) и интерфейсом с host контроллером

А еще есть EXAR, он еще жив...
Вот ставить NIOS ради 15 UART и лепить на нем обработчик верхнего уровня - это дорого, но об этом уже написали...

[SM]

А еще есть EXAR, он еще жив...

Еще TI жив... http://www.ti.com/product/tl16c554a http://www.ti.com/product/TL16C754B
Еще и новомодные UARTы со SPI - http://www.nxp.com/documents/leaflet/75015676.pdf http://www.maximintegrated.com/en/products...rs/MAX3107.html
Не говоря о FT232 и иже с ними, если у основного МК есть УСБ хост.