Выбор FPGA для SDR Опции

[sergvks]

Вводные данные:
Приём AD9653 2шт - получается 8 потоков 100 мегасемплов.
Передача AD9148 4шт - получается 16 потоков 125 мегасемплов.
Полоса сигналов 13МГц.
До этого имели дело только с узкой полосой и хватало шарков, c fpga толком не работали, если сами не потянем будем искать специалистов, но железо нужно закладывать уже сейчас, поэтому прошу совета в выборе.

[sergvks]

DDC CIC-3, CIC-5 и FIRы порядка 256 тапов.
Предполагается перегонять всё это дело из матлабовских моделей, пока склоняюсь к тому чтобы взять EK-V6-ML605-G и соответственно к 6 виртексу. Как такой вариант насколько он оптимален в данном случае ?

[Bad0512]

DDC CIC-3, CIC-5 и FIRы порядка 256 тапов.
Предполагается перегонять всё это дело из матлабовских моделей, пока склоняюсь к тому чтобы взять EK-V6-ML605-G и соответственно к 6 виртексу. Как такой вариант насколько он оптимален в данном случае ?

Для отладки и понимания сколько ресурса вполне подойдёт.
С матлабовскими моделями всё не так просто. Если всё делать тупо - никакого ресурса вам не хватит. Особенно если FIR 256 тапов.
Либо изучать верилог/VHDL и кодить с учётом структуры ПЛИС либо брать жутко дорогую ПЛИС конских размеров и полагаться на верилог кодер матлаба.