Вводные данные:
Приём AD9653 2шт - получается 8 потоков 100 мегасемплов.
Передача AD9148 4шт - получается 16 потоков 125 мегасемплов.
Полоса сигналов 13МГц.
До этого имели дело только с узкой полосой и хватало шарков, c fpga толком не работали, если сами не потянем будем искать специалистов, но железо нужно закладывать уже сейчас, поэтому прошу совета в выборе.

Может старшие Zynq? Они со встроенными Кортекс А9, контроллерами памяти, поддержкой быстрых интерфейсов и достаточно велики. Цена разумная, документация и поддержка производителя в наличии.

Для приёма данных с АЦП любая FPGA с наличием SERDES блоков, в нашем случае используется Сyclone V.

Для семплирования ЦАПа вообще любая, лишь бы ног хватало.

ну так , накидайте в грубом виде схемку прошивки хотя бы на один канал , туда сюда - чтобы понять степень бедствия .
И оттранслируйте , возьмите Artix-7-100 для примера и посмотрите сколько в нём ресурсов займёт, прикинете что вам надо.

ответ выделил жирным

.."толком не работали" понятие расплывчатое , я тоже толком не работал - но комплексный смеситель, дециматор , fir корректирующий (из матлаба) , DDS вставить в прошивку могу .

Пусть хоть напишут критерии к фильтрам и динамическому диапазону. От этого размеры самой затратной части - фильтров зависят.

з.ы.
пусть берут тот Virtex-7 на который денег хватит , имхо при их подходе - самый надёжный вариант.
Встроеный контроллер им ни к чему.

согласен...
будет лучше если sergvks даст матлабовскую модель к DDS и фильтрам

PS Встроеный контроллер/микропроцессор пригодиться для управления логикой на плис и работой с Ethernet например...

Недорогие цинки это дспешные кастраты, умножителей кот наплакал. А те что нормальные стоят уже не гуманные деньги. Артикс200, сыклон 5 А5-А7

DDC CIC-3, CIC-5 и FIRы порядка 256 тапов.
Предполагается перегонять всё это дело из матлабовских моделей, пока склоняюсь к тому чтобы взять EK-V6-ML605-G и соответственно к 6 виртексу. Как такой вариант насколько он оптимален в данном случае ?

Для отладки и понимания сколько ресурса вполне подойдёт.
С матлабовскими моделями всё не так просто. Если всё делать тупо - никакого ресурса вам не хватит. Особенно если FIR 256 тапов.
Либо изучать верилог/VHDL и кодить с учётом структуры ПЛИС либо брать жутко дорогую ПЛИС конских размеров и полагаться на верилог кодер матлаба.

Матлабовские модели самого алгоритма нересурсоемкие, на порядок больше съедят CICы с FIRами, а для них насколько я понимаю можно не использовать верилог кодер матлаба, а брать готовые корки.