Нужен Capture Timer на сотни МГц, Выбор камня Опции

[Dot]

В идеале - на 32 бита, но сойдет и 16-разрядный.
Главное, чтоб тактовая частота (естественно - внутренняя) была не менее 500 МГц.
Внешние "фотографирующие" импульсы приходят сравнительно редко - до 300 кГц.
Задержка между фронтом фотографирующего импульса и срабатыванием тоже не важна, лишь быб была постоянной.

Неужели в век процессоров с гигагерцами сделать такой таймер - большая проблема? Есть ли в природе процессоры с такой быстродействующей периферией? (спрашиваю в разделе про ARM чисто по причине их предпочтительности)

Сообщение отредактировал Dot - Dec 10 2014, 17:51

[yes]

зачем 500МГц - возьмите 50МГц, а результат умножте на 10

это я к тому, что на КМОП входе (а там еще триггерный синхронизатор) погрешность определения фронта будет несколько наносекунд.

-------

по этому и нет таких процессоров

[_pv]

зачем 500МГц - возьмите 50МГц, а результат умножте на 10
это я к тому, что на КМОП входе (а там еще триггерный синхронизатор) погрешность определения фронта будет несколько наносекунд.

не надо грязи, быстрая логика вроде LVC/AUC серии или fairchildовская NC7SZ имеет джиттер в пикосекунды.

[yes]

не надо грязи, быстрая логика вроде LVC/AUC серии или fairchildовская NC7SZ имеет джиттер в пикосекунды.

забываем про тактовый сигнал в процессоре и шумы по входу

если принимать специальные меры, то джиттер в процессорных PLL сотни пс, сомневаюсь, что озадачиваются этим вопросом при разработки массовых чипов - то есть 500пс, вполне верная оценка

также шум в ячейках, питание входов и выходов от одного источника, поэтому сигнал там очень сильно дергается, при разработке лишь следят, чтобы за LVCMOS спецификацию не вылазил и все

ну и если высокочастотным щупом осциллографа на входе этой ячейки (ножка capture у чипа) смотреть, там уже будет картинка "страшненькая". но это, в отличие от предыдущих пунктов, можно схемотехникой и правильной трассировкой улучшить