Нужен Capture Timer на сотни МГц, Выбор камня Опции

[Dot]

В идеале - на 32 бита, но сойдет и 16-разрядный.
Главное, чтоб тактовая частота (естественно - внутренняя) была не менее 500 МГц.
Внешние "фотографирующие" импульсы приходят сравнительно редко - до 300 кГц.
Задержка между фронтом фотографирующего импульса и срабатыванием тоже не важна, лишь быб была постоянной.

Неужели в век процессоров с гигагерцами сделать такой таймер - большая проблема? Есть ли в природе процессоры с такой быстродействующей периферией? (спрашиваю в разделе про ARM чисто по причине их предпочтительности)

Сообщение отредактировал Dot - Dec 10 2014, 17:51

[Dot]

http://www.acam.de/products/time-to-digita...erter/overview/

Они вроде работают по старт-стопному методу. А мне надо непрерывно, со скоростью ~300k в секунду получать снимки счетного регистра. Дальше - ЦОС этих "сэмплов".

зачем 500МГц - возьмите 50МГц, а результат умножте на 10

а почему не 5 МГц и результат помножить на 100, или 500кГц и результат помножить на 1000?

ring oscillator можно попробовать

я знаю только что такое стринги...

Значит получается (на текущий момент) , что на ARMах без внешней "залепухи" никак?

[_pv]

Они вроде работают по старт-стопному методу. А мне надо непрерывно, со скоростью ~300k в секунду получать снимки счетного регистра. Дальше - ЦОС этих "сэмплов".

микросхема вроде двухканальная, и добавив совсем немного логики: триггер для деления пополам и пару лог И, непрерывная последовательность импульсов разделяется на старты и стопы для двух каналов.
ну либо как blackfin посоветовал, берите ЭСЛные счётчики, какой-нибудь однокристальный ВЧ трансивер в качестве тактовой частоты МГц на 900 и тупо считайте время.
зачем правда 32х разрядный счётчик понадобился если 2нс от 3мкс это 10 с небольшим разрядов?
плюс считать можно время не между импульсами, а между импульсами и фронтами какой-нибудь 50..100МГц частоты. там и 4х разрядого счётчика хватит, а уж 50МГц можно чем угодно посчитать.

я знаю только что такое стринги...

просто 2N+1 инверторов включенных друг за другом кольцом, плюс выход каждого еще подключен ко входу 2N+1 разрядной защёлки, которая по внешнему сигналу защелкивает состояние всех инверторов. задержки распространения тупо инвертора внутри fpga субнаносекундные, соответственно можно получить хорошее разрешение по времени и без гигагерцовых тактовых частот, только автокалибровка нужна, так как задержки плывут.
гугл по запросу "tdc fpga" много интересного может рассказать.

[Dot]

"просто 2N+1 инверторов включенных друг за другом кольцом," - _pv

Мои стринги круче -- в них есть еще поперечная перемычка...

Вобщем принци понятен, вроде так и реализовано у acam, но дело в том, что меня не интересуют временные интервалы как таковые. Мне нужны именно "сфотографированные" фазы счетчика в их наипервейшем виде в виде значений 0...1023 (как минимум), непрерывная цепочка таких значний. Да, 32 бит избыточны, но они желательны, чтобы "прикрутить" параллельно еще одну задачу (определение частоты) без всяких заморочек с программным расширением разрядности. В принципе обойдусь и 10 битами.

Но вы меня неизбежно толкаете к внешней рассыпухе (пусть даже и в виде fpga). Видимо, все это будет (я надеялся, что что-то пропустил) у ARMов лет так через 5.

Да, mr. Golikov A., примерно так ("и АЦП померить") я и делаю на текущий момент.
.