Работал ли кто нибудь с USB3 IP core?, от SLScorp?, как впечатления? какие баги? есть ли альтернатива? Опции

[AlexKit]

Собственно вопрос, какие трудности с запуском, сколько времени надо, если кто покупал то сколько денег?,
http://www.slscorp.com/ip-cores/communicat...ce-usb30sf.html
спасибо

[Inanity]

А вы уверены, что оно вам надо? Смотрели в сторону решений от Cypress ?

[SM]

Смотрели в сторону решений от Cypress ?

Естественно. Дороже вдвое, как минимум. То есть, два, даже три месяца, потраченные на проектирование корки, с лихвой окупятся в партии изделий.

[_pv]

Естественно. Дороже вдвое, как минимум. То есть, два, даже три месяца, потраченные на проектирование корки, с лихвой окупятся в партии изделий.

с другой стороны это не в двое, а лишь дороже на 10$ (это в розницу, за 1000шт: 6$ против 12$). плюс логика, съеденная на реализацию USB3, по сравнению с тупо параллельной шиной для GPIF тоже получится не бесплатной.
в результате партии должны быть очень уж крупные чтобы за 2-3 бакса на изделие, несколько потраченных месяцев отбить.
а с выходом ftdiного моста FT60x смысла в этом скорее всего будет еще меньше.

[SM]

плюс логика, съеденная на реализацию USB3,

По моим прикидкам, свободных ресурсов в имеющейся конструкции с USB2.0 должно хватить на 3.0/SS (мне нужны всего 2 endpoint-а типа bulk, поэтому остальное я даже и реализовывать не буду, то есть, увеличение корки по сравнению с HS+FS+LS не гигантское), то есть, удорожания ПЛИС нет, поэтому, разница будет как раз на все 6 долларов (а курс у нас какой? Зарплаты то в рублях!). Плюс дуплекс, плюс posted передача на все четыре доступных кредита, что должно дать максимум производительности (шустрее кипариса - однозначно).
Ну и, заодно, неплохой задел на будущее. Мало ли, что-то сделать на ПЛИС понадобится, где на борту трансивер, способный качать USB SS, да и вообще, лишняя корка в загашнике не помешает. И, в конце концов, заодно, не дать мозгам закоксоваться. Реализация таких проектов, как минимум, интересна для своего развития.
Если, все таки, все складется по плану, то к лету, скорее всего, первый продукт срастется на этой корке.

[_pv]

По моим прикидкам, свободных ресурсов в имеющейся конструкции с USB2.0 должно хватить на 3.0/SS (мне нужны всего 2 endpoint-а типа bulk, поэтому остальное я даже и реализовывать не буду, то есть, увеличение корки по сравнению с HS+FS+LS не гигантское), то есть, удорожания ПЛИС нет, поэтому, разница будет как раз на все 6 долларов (а курс у нас какой? Зарплаты то в рублях!). Плюс дуплекс, плюс posted передача на все четыре доступных кредита, что должно дать максимум производительности (шустрее кипариса - однозначно).

ну если совсем честно сравнивать надо не с USB2, (сколько, кстати, занимает не подскажете, раз есть готовое?)
а с тупо паралельным FIFO для GPIF, что по сравнению с USB вообще ничего не занимает.
то что по скорости можно выжать больше (кипарис вроде хвалился 320МБайтами/с, хотя мог и приврать), то не на много, сколько там реальная максимальная полезная пропускная способность? 500МБайт/с после 8b10b и еще минус протокол.
да даже с hispeed USB, когда к максимуму близко, от хоста иногда максимальнная скорость зависеть начинает, а для superspeed поди куда хуже будет.
Дуплекс - это да, но случаев когда 5Gbps надо сразу в обе стороны думаю гораздо меньше чем когда только в одну, прожевать столько данных налету непрерывно нормально ПК всё равно не сможет, значит в основном либо что-нибудь сграбить и сохранить, либо наоборот сохранённое выпихнуть наружу, но одновременно - вряд ли.

Ну и, заодно, неплохой задел на будущее. Мало ли, что-то сделать на ПЛИС понадобится, где на борту трансивер, способный качать USB SS, да и вообще, лишняя корка в загашнике не помешает. И, в конце концов, заодно, не дать мозгам закоксоваться. Реализация таких проектов, как минимум, интересна для своего развития.

не, если есть возможность несколько месяцев этим спокойно позаниматься, то тут возразить против нечего.

[SM]

(сколько, кстати, занимает не подскажете, раз есть готовое?)

ULPI->UTMI16 + корка (1 bulk in + 1 bulk out + конфигурация, HS+FS+LS) с интерфейсом а-ля slave fifo кипариса, только отдельные на in и out + автомат, который вычитывает серийник из он-чип флеши и переносит его в память с дескриптором, занимает 3 шт. EBR (2 это 2 фифо, и 1 на конфиг. дескрипторы) и 1600 слайсов (3200 LUT+FF) в LatticeXP2


UPD:
Да, PCIe 1x - примерно 3500 слайсов (точно не скажу, его отделять от проекта надо), но оно сложнее, чем USB SS.