Группа: Свой
Сообщений: 214
Регистрация: 29-12-04
Пользователь №: 1 730
Если смотреть в Xilinx FPGA Editor-е на GCLKBUF, то у него есть вход CE. В библиотеке элементов GCLKBUF (он же BUFG) без этого управляющего сигнала. Ну очень нужно завести 4-ре клока с внешних глобальных пинов на глобальную шину (через 4-ре BUFG с CE). Можно на VHDL-е, можно в схематике. Заранее благодарен. Elresearch
Группа: Свой
Сообщений: 544
Регистрация: 10-01-05
Из: Москва
Пользователь №: 1 870
А вот так... попробуйте... Входные сигналы собираем на мультиплексоре - один из 4-х, его выход выводим через OBUF на IOPAD, тот же самый пин, на котором есть возможность поставить глобальный вход CLK - и ставим буфер BUFG. Такое работает на XC9500 семействе... Если не в "лом", получится - киньте весточку... Николай. nicom@ru.ru
Вопрос по GCLK_Buffer для Spartan 2..., GCLK_BUFFER for Spartan 2
Dec 29 2004, 08:59
