PCB для FPGA, 3Gmodule, DVI Опции

[Drumbl]

Друзья, помогите! Необходимо создать ПП с применением ПЛИС в BGA корпусе + прикрутить к этому память, DVI разъем и 3G модуль!
Вопрос в расположении элементов на плате и правильном разведении печатных проводников. Перечитал уже множество статей по этому вопросу и понял что необходимо как минимум 4 слоя, 1 сигнальный (внешний), 2 земляной (внутр.), 3 питание (внутр.), 4 сигнальный (внеш.).
Тут возникает вопрос еще: т.е. внутренние слои использовать только для земли и питания, и по ним нельзя прокидывать сигнальные линии, или можно, но только НЧ, а ВЧ по внешним слоям?
А если понадобится ещё слой где его лучше расположить?
Раньше не приходилось разрабатывать такие печатные платы надеюсь на помощь!

Блин случайно не там создал тему простите! Как можно перенести?

Сообщение отредактировал Drumbl - Jan 28 2015, 09:22

[Drumbl]

Закончил с разводкой платы, вот что получилось! Есть что сказать?
У меня вот какой вопрос, как правильно в Altium выводить файлы сверловки? И в целом какой формат нужен для производства, и как им показать где глухие где слепые отверстия? Может ли Альтум сам все сделать?

Эскизы прикрепленных изображений

 

[PCBtech]

Закончил с разводкой платы, вот что получилось! Есть что сказать?
У меня вот какой вопрос, как правильно в Altium выводить файлы сверловки? И в целом какой формат нужен для производства, и как им показать где глухие где слепые отверстия? Может ли Альтум сам все сделать?

В таком масштабе все равно ничего понять нельзя, тем более что Вы не показали слоев земли и питания и общую структуру платы.

Что касается глухих отверстий:
- каждый тип надо вывести отдельным файлом DRILL
с описанием - с какого и на какой слой.
Формат лучше всего миллиметровый 4:4

Правда, я не очень понял, зачем Вам глухие отверстия в этом дизайне?
Там что, есть BGA с шагом менее 0.8 мм?

[Drumbl]

Ох уж эти любители термобарьеров - ладно бы еще термобарьеры были хорошие, так же нет. Узнаю элементы "знакомых" библиотек которые наверно есть "почти у всех"- скопированные без оценок и критики.

Что не так с термобарьерами?

Что-то мне кажется память чрезмерно "затянута" и не оптимальна. Верхний слой вообще не использован, зато на остальных сплошные петли... Ну и как обычно - наверное здесь хватило бы и 6-ти слоев, но не видя питаний трудно это утверждать.

По поводу слоев! Производство на котором будет изготавливается ПП делает толстый препрег для 6 слоев, с толстыми диэлектриками дороги выходили по 0.4мм, поэтому было решено взять 8 слоев.
Да согласен длинновато вышло! Выравнивал по мануалу от Xilinx учитывая задержки в ПЛИСине и задержки с которыми должны приходить сигналы в память. И опять же длинные дороги получились из-за толстых диэлектриков, площадь больше занимают. Хотя может я что то не так понимаю.

В таком масштабе все равно ничего понять нельзя, тем более что Вы не показали слоев земли и питания и общую структуру платы.

Что касается глухих отверстий:
- каждый тип надо вывести отдельным файлом DRILL
с описанием - с какого и на какой слой.
Формат лучше всего миллиметровый 4:4

Правда, я не очень понял, зачем Вам глухие отверстия в этом дизайне?
Там что, есть BGA с шагом менее 0.8 мм?

Да, скрины ужасные, не знаю как в альтуме вывести jpg, если знаете подскажите, или другой способ подскажите. Выведу.
В слоях питания вообще ни чего не разобрать, поэтому не скинул. Под высокоскоростными цепями лежат сплошные земля и питание. Все проводники DDR под питанием и землей, разрывов нет, так же и под дифф. парами.
Глухих отверстий мало, глухие отверстия это плохо? DDR шаг 0.8, это критично?
По поводу формата я так и думал,эээээххх придется помучиться!
Всем спасибо!