Я, сомневаюсь что для Cyclone V это возможно. В Cyclone III это делалось так: Меню Assignment->Device->Device and Pin Options->Dual-Purpose Pin Там находим ножки EPCS, например DCLK и назначаем ей Use as regular I/O Таким образом после загрузки FPGA ножка становится как обычная I/O и к ней естественно подключена EPCS. Настраиваем её как вход или выход и уровни сигнала. При этом для EP3C10U256C8 в файле проекта *.qsf появляется
set_global_assignment -name RESERVE_DATA0_AFTER_CONFIGURATION "USE AS REGULAR IO" set_global_assignment -name RESERVE_DATA1_AFTER_CONFIGURATION "USE AS REGULAR IO" set_global_assignment -name RESERVE_FLASH_NCE_AFTER_CONFIGURATION "USE AS REGULAR IO" set_global_assignment -name RESERVE_DCLK_AFTER_CONFIGURATION "USE AS REGULAR IO" set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to Epcs_ASDO set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to Epcs_DATA0 set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to Epcs_DCLK set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to Epcs_NCSO set_location_assignment PIN_C1 -to Epcs_ASDO set_location_assignment PIN_H2 -to Epcs_DATA0 set_location_assignment PIN_H1 -to Epcs_DCLK set_location_assignment PIN_D2 -to Epcs_NCSO
Пишем протокол обмена по SPI и подменяем прошивку.
А вот в Cyclone V таких ножек не встало (убрали) по крайней мере в квартусе 13.1. Попробуйте просто эти установки в *.qsf запихнуть. (номера ножек другие) Пока писал, квартус 13.1. скомпилировал RESERVE_DCLK_AFTER_CONFIGURATION "USE AS REGULAR IO" без ошибок.
|