Группа: Участник
Сообщений: 56
Регистрация: 13-02-13
Из: Рыбинск
Пользователь №: 75 606
Здравствуйте! Разработана плата сбора и обработки данных на Spartan 6 XC6SLX100-3FGG676I. На борту стоит АЦП ADC08D1000 и две DDR3. Оцифровку делаю с частотй 960 МГц. АЦП мультиплексирует данные и они идут на FPGA с частотой 480 МГц: итого получаем 2x8x2=32 разряда. Далее через ISERDES2 частота делится на 4. Т.е. имеется шина данных 32x4=128 разрядов с частотой 120 МГц. Данные пишутся в две DDR3 (Четные отсчеты в одну, нечетные - в другую). Со сбором данных сейчас вроде все ОК))) Вопрос состоит в следующем: можно ли какими-то ухищрениями сделать внешнюю синхронизацию начала оцифровки с точностью +-Tд, где Tд - интервал дискретизации? Или довольствоваться величиной +-1/(120 МГц)? Заранее спасибо за ответы.
Сообщение отредактировал Fourier - May 19 2015, 15:56
Группа: Участник
Сообщений: 56
Регистрация: 13-02-13
Из: Рыбинск
Пользователь №: 75 606
Цитата
а что вам мешает завести внешнюю синхронизацию также через ISERDES2 ?
Писать ее состояние так же в память, а потом на компе анализировать?
Мне бы хотелось сделать так, чтобы в память записывались только те отсчеты, которые появились на выходе АЦП после появления фронта синхронизации. Причем флуктуации были +-Tд
Сообщение отредактировал Fourier - May 19 2015, 16:38
Синхронизация начала выборки АЦП
May 19 2015, 15:54
