Синхронизация начала выборки АЦП Опции

[Fourier]

Здравствуйте!
Разработана плата сбора и обработки данных на Spartan 6 XC6SLX100-3FGG676I.
На борту стоит АЦП ADC08D1000 и две DDR3.
Оцифровку делаю с частотй 960 МГц. АЦП мультиплексирует данные и они идут на FPGA с частотой 480 МГц: итого получаем 2x8x2=32 разряда.
Далее через ISERDES2 частота делится на 4. Т.е. имеется шина данных 32x4=128 разрядов с частотой 120 МГц.
Данные пишутся в две DDR3 (Четные отсчеты в одну, нечетные - в другую). Со сбором данных сейчас вроде все ОК)))
Вопрос состоит в следующем: можно ли какими-то ухищрениями сделать внешнюю синхронизацию начала оцифровки с точностью +-Tд, где Tд - интервал дискретизации?
Или довольствоваться величиной +-1/(120 МГц)?
Заранее спасибо за ответы.

Сообщение отредактировал Fourier - May 19 2015, 15:56

[Fourier]

Спасибо Вам за ответы.)))

почему и желателен loopback на старте

Наверно, можно как то попробовать это сделать.
А без калибровки в рантайме не обойтись?

дальше всё зависит от того какие у вас частоты на передачу/прием, соотносятся ли они, зависят ли друг от друга, кратны ли.

Тактовая частота на передачу 120 МГц.
Частота оцифровки 960 МГц, так как используется мультиплексирование шины данных АЦП, то на ПЛИС данные с АЦП идут с частотой 480 МГц.

Думаю как правильно сделать привязку принимаемых данных к передаваемым, чтобы получить минимальное СКО оценки задержки от среднего значения.

[Krys]

А без калибровки в рантайме не обойтись?

Да можно и обойтись попробовать... считать, что в температуре уплывёт несильно. Можно только по старту сделать, и успокоиться. А почему Вас в рантайме пугает? Положение фронтов можно ловить необязательно по заранее известному сигналу. Быстро задержка не уплывёт, а за это время хоть один фронт - да придёт.


Повторю вопрос:

дальше всё зависит от того какие у вас частоты на передачу/прием, соотносятся ли они, зависят ли друг от друга, кратны ли.