Синхронизация начала выборки АЦП Опции

[Fourier]

Здравствуйте!
Разработана плата сбора и обработки данных на Spartan 6 XC6SLX100-3FGG676I.
На борту стоит АЦП ADC08D1000 и две DDR3.
Оцифровку делаю с частотй 960 МГц. АЦП мультиплексирует данные и они идут на FPGA с частотой 480 МГц: итого получаем 2x8x2=32 разряда.
Далее через ISERDES2 частота делится на 4. Т.е. имеется шина данных 32x4=128 разрядов с частотой 120 МГц.
Данные пишутся в две DDR3 (Четные отсчеты в одну, нечетные - в другую). Со сбором данных сейчас вроде все ОК)))
Вопрос состоит в следующем: можно ли какими-то ухищрениями сделать внешнюю синхронизацию начала оцифровки с точностью +-Tд, где Tд - интервал дискретизации?
Или довольствоваться величиной +-1/(120 МГц)?
Заранее спасибо за ответы.

Сообщение отредактировал Fourier - May 19 2015, 15:56

[krux]

А без калибровки в рантайме не обойтись?

если с обратной связью уже не получится - то нужно придумать как её организовать хотя бы в заводских условиях.
тогда калибровку можно прошить куда-нибудь в EEPROM как "заводскую" и считывать при старте.

пересобирать проект с калибровкой под каждую плату - это жесть.
да, я такое тоже видел, но при выпуске 23 изделий держать под рукой 23 прошивки, и в случае исправлений в коде пересобирать их все 23 - это...... я даже не знаю.... закат солнца вручную покажется детский забавой.

надо сформировать какой-то шумовой сигнал во всем динамическом диапазоне АЦП

к примеру, формируете пилу.
принимаете её после цапа в плис.
желательно численно убеждаетесь в том что приходит именно пила, без выбросов разрядов.
двигаете по одному поочередно каждый разряд при помощи IDELAY сначала одну сторону, чтобы начали появляться артефакты, затем в другую, также до появления артефактов. значения сдвигов IDELAY фиксируете. среднее между двумя значениями сдвигов с артефактами, и при котором артефактов нет, принимаете в качестве середины валидного окна. и так по каждому разряду.