Упаковать 20 пар DDR LVDS в 10 пар Lattice MachXO2 Опции

[Ant_m]

Хочется упаковать два потока данных в один на удвоенной частоте.

Вход 10+10 пар DDR LVDS и выход 10 пар DDR LVDS. Частота 65МГц.

Хочется сделать на MachXO2-2000 в 256bga. Задача вроде как не сложная, но DDR LVDS навевает сомнения...
Кто что скажет?

[Ant_m]

прошу прощения, но программируемая логика не мой профиль, поэтому возможно это и выглядит как глупый вопрос.
В документе много всего написано, но поскольку опыта с CPLD/FPGA мало, то не хочется принимать желаемое за действительное. понятно что надо сделать проект, но пока я его сделаю и пройду по полям из граблей пройдет не мало времени.

[des00]

В документе много всего написано,

Вас должно интересовать 3 параметра : количество true и эмулируемых LVDS передатчиков/приемников, наличие поддержки DDR в IO пинах и максимальная частота которую можно гонять в режиме LVDS. Все 3 параметра находятся в даташите минут за 15. И если все параметры вас устраивают, то почему оно не должно работать ?