TDC на FPGA, Time to Digital Converter Опции

[LexaryStyle]

В сети нашел достаточно большое количество информации по данному вопросу на базе ПЛИСов, интересует практическая реализация. Кто пробовал, какие характеристики по точности получал? Утверждается что можно получить до десятков пикосекунд... Конечно есть готовые решения но их выбор не всегда оправдан. Необходимо проставлять timestamp к входящим сигналам с точностью до 15-25 наносекунд(лучше 10нс). (формат: гггг-мс-дд-чч-мм-сс-миллисекунда-микросекунда-наносекунда)

на базе Xilinx

Сообщение отредактировал LexaryStyle - Jun 7 2015, 09:26

[Alex11]

Так и сделайте счетчик в ПЛИС, можно и на 5 нс, если нужно точнее. Это наиболее простое решение. Если бы речь шла об одной наносекунде и меньше, там был бы совсем другой разговор.

[LexaryStyle]

Так и сделайте счетчик в ПЛИС, можно и на 5 нс

Имеете ввиду повысив тактовую частоту счетчика? Хотелось бы уложиться в возможности CPLD по экономическим соображениям.

Сообщение отредактировал LexaryStyle - Jun 7 2015, 16:48

[Inanity]

Имеете ввиду повысив тактовую частоту счетчика? Хотелось бы уложиться в возможности CPLD по экономическим соображениям.

Если CPLD, то боюсь TDC тем более не влезет.

Необходимо проставлять timestamp к входящим сигналам с точностью до 15-25 наносекунд(лучше 10нс).

Счётчик на частоте 100мгц даст 10нс разрешение, что вас смущает?

Сообщение отредактировал Inanity - Jun 7 2015, 17:08

[LexaryStyle]

Если CPLD, то боюсь TDC тем более не влезет.

Это правда.

Счётчик на частоте 100мгц даст 10нс разрешение, что вас смущает?

Я считал что для 10нс нужна 200МГц тактовая.