Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: TDC на FPGA
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
LexaryStyle
В сети нашел достаточно большое количество информации по данному вопросу на базе ПЛИСов, интересует практическая реализация. Кто пробовал, какие характеристики по точности получал? Утверждается что можно получить до десятков пикосекунд... Конечно есть готовые решения но их выбор не всегда оправдан. Необходимо проставлять timestamp к входящим сигналам с точностью до 15-25 наносекунд(лучше 10нс). (формат: гггг-мс-дд-чч-мм-сс-миллисекунда-микросекунда-наносекунда)

на базе Xilinx
_pv
для 15-25 нс не проще счётчик на 100МГц сделать?
причём можно вообще без плис, хватит 74AC161 и абсолютно любой МК.
LexaryStyle
Изначально так и предполагал, на обычном счетчике. В проекте в любом случае будет ПЛИС, TDS позволил бы сделать с запасом по точности.
Alex11
Так и сделайте счетчик в ПЛИС, можно и на 5 нс, если нужно точнее. Это наиболее простое решение. Если бы речь шла об одной наносекунде и меньше, там был бы совсем другой разговор.
LexaryStyle
Цитата(Alex11 @ Jun 7 2015, 02:51) *
Так и сделайте счетчик в ПЛИС, можно и на 5 нс

Имеете ввиду повысив тактовую частоту счетчика? Хотелось бы уложиться в возможности CPLD по экономическим соображениям.
Inanity
Цитата(LexaryStyle @ Jun 7 2015, 19:14) *
Имеете ввиду повысив тактовую частоту счетчика? Хотелось бы уложиться в возможности CPLD по экономическим соображениям.

Если CPLD, то боюсь TDC тем более не влезет.
Цитата
Необходимо проставлять timestamp к входящим сигналам с точностью до 15-25 наносекунд(лучше 10нс).

Счётчик на частоте 100мгц даст 10нс разрешение, что вас смущает?
LexaryStyle
Цитата(Inanity @ Jun 7 2015, 05:04) *
Если CPLD, то боюсь TDC тем более не влезет.

Это правда.
Цитата
Счётчик на частоте 100мгц даст 10нс разрешение, что вас смущает?

Я считал что для 10нс нужна 200МГц тактовая.
Inanity
Цитата(LexaryStyle @ Jun 7 2015, 20:13) *
Я считал что для 10нс нужна 200МГц тактовая.

Если мы говорим об асинхронном сигнале, то это верно. Тут от архитектуры всего остального надо плясать.
dvladim
При 100Мгц можно и 5нс получить. Младший разряд задублировать по заднему фронту.
Realking
Цитата(LexaryStyle @ Jun 7 2015, 10:45) *
В сети нашел достаточно большое количество информации по данному вопросу на базе ПЛИСов, интересует практическая реализация. Кто пробовал, какие характеристики по точности получал? Утверждается что можно получить до десятков пикосекунд... Конечно есть готовые решения но их выбор не всегда оправдан. Необходимо проставлять timestamp к входящим сигналам с точностью до 15-25 наносекунд(лучше 10нс). (формат: гггг-мс-дд-чч-мм-сс-миллисекунда-микросекунда-наносекунда)

на базе Xilinx


Щас на практике применяю
Результаты +/- 5пс

Цитата(Realking @ Jun 8 2015, 08:13) *
Щас на практике применяю (Altera? Cyclone 4, 200 Mhz)
Результаты +/- 5пс

LexaryStyle
Цитата(Realking @ Jun 7 2015, 17:13) *
Щас на практике применяю
Результаты +/- 5пс

1. Впечатляет. Есть ли нижний (минимальный) диапазон измерения? (как у TDC7200)
2. Написали свой IP или нашли готовый?
Realking
Цитата(LexaryStyle @ Jun 8 2015, 08:19) *
1. Впечатляет. Есть ли нижний (минимальный) диапазон измерения? (как у TDC7200)
2. Написали свой IP или нашли готовый?

щас
1. Есть конечно. но я точно его не скажу. у меня меряет (1мкс - 3мкс) +/- 5пс (да и еще, с усреднением не скольких результатов измерения, так медленно меняющийся интервал), хотя мерял и 260 нс
2. Писал свой
3. Также используется калибровка (типа питание может влиять и температура)

MegaVolt
Цитата(Realking @ Jun 8 2015, 08:28) *
2. Писал свой

Если не секрет расскажите детали?
1. На какком кристалле удалось получить эти параметры?
2. Это разрешение даёт CARRY logic + 4 сдвинутых клока?
3. Как боролись с метастабильностью? Ведь по идее будет область где 100% возникнет метастабильность?
4. Как учитывается SKEW клока по клоковому дереву?
5. Какое разрешение одного измерения?
tolik1
Цитата(LexaryStyle @ Jun 7 2015, 20:14) *
Имеете ввиду повысив тактовую частоту счетчика? Хотелось бы уложиться в возможности CPLD по экономическим соображениям.

зависит от того до скольких будет считать счетчик. А это зависит от диапазона входного сигнала.
LexaryStyle
Цитата(tolik1 @ Jun 8 2015, 19:53) *
зависит от того до скольких будет считать счетчик. А это зависит от диапазона входного сигнала.


Система тактируется от 1PPS, диапазон 1 сек.
Dootch
Цитата(Realking @ Jun 8 2015, 09:28) *
щас
1. Есть конечно. но я точно его не скажу. у меня меряет (1мкс - 3мкс) +/- 5пс (да и еще, с усреднением не скольких результатов измерения, так медленно меняющийся интервал), хотя мерял и 260 нс
2. Писал свой
3. Также используется калибровка (типа питание может влиять и температура)


Скажите, что означают +/- 5 пс? Это СКО измерения в режиме сам на себя?
По какой схеме собирали проект? Что-то вроде этого http://www-ppd.fnal.gov/EEDOffice-W/Projec...c/PID765918.pdf?

Цитата(MegaVolt @ Jun 8 2015, 11:05) *
2. Это разрешение даёт CARRY logic + 4 сдвинутых клока?

Можете поподробнее рассказать про 4 сдвинутых клока?
MegaVolt
Цитата(Dootch @ Jun 10 2015, 08:53) *
Можете поподробнее рассказать про 4 сдвинутых клока?
На первой странице же есть pdf-ка. Если кратко то генерятся 4 клока сдвинутых на 0, 90, 180, 270 градусов. И этими клоками защёлкивают данные. Позволяет уменьшить длинну цепочки в 4 раза.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.