D-триггер c входами С и ENA., Где бы найти логическую схему? Опции

[Serhiy_UA]

Может, у кого есть схема с логическими элементами внутри D-триггера c входами С и ENA (Clock Enable), то просьба поделиться, а то не могу никак найти.
Ситуация с переключениями на входе С при постоянных уровнях 0 или 1 на входе ENA понятна по определению самих этих входов.
Но интересует такая вещь. Как будет вести себя D-триггер при переключениях на входе ENA, при постоянных уровнях 0 или 1 на входе С…
Провожу небольшой курс по синтезу цифровых автоматов, вот и запнулся…

[Lerk]

Вообще для gated-clock есть совершенно "безопасный" дизайн, поэтому не вижу причин его не использовать. Картинка из Титце Шенка.


Ну и все таки 'clock enable' это одно, а mux на входе - совсем другое. И собственно изменение данных на выходе mux'a в момент фронта тактового импульса может привести к самым разным последствиям.

[Krys]

Вообще для gated-clock есть совершенно "безопасный" дизайн, поэтому не вижу причин его не использовать

и в ПЛИС тоже? Это всё устарело )) безопасный он до тех пор, пока задержки не начинают быть сравнимы с периодом сигналов.

Ну и все таки 'clock enable' это одно, а mux на входе - совсем другое

По какому параметру совсем другое? Понятно, что буквы названия другие. А по потреблению ресурсов - примерно та же байда ))

И собственно изменение данных на выходе mux'a в момент фронта тактового импульса может привести к самым разным последствиям.

Дак по идеологии синхронного дизайна не надо так делать (в момент фронта). Либо ставьте на сигнал управления мультиплексором такой же синхронизатор, как на Вашей картинке.

[Lerk]

и в ПЛИС тоже? Это всё устарело )) безопасный он до тех пор, пока задержки не начинают быть сравнимы с периодом сигналов.


По какому параметру совсем другое? Понятно, что буквы названия другие. А по потреблению ресурсов - примерно та же байда ))


Дак по идеологии синхронного дизайна не надо так делать (в момент фронта). Либо ставьте на сигнал управления мультиплексором такой же синхронизатор, как на Вашей картинке.

Не надо сравнивать ПЛИС с ASIC'ами. У ПЛИС много плюсов, но не надо ориентироваться на применяемые там решения, как на парадигму.

Совсем другое оно по смыслу. У вас от этого клока может быть целый блок затактирован, и гораздо проще(и выгоднее) управлять одним клоком блока, чем всеми входами этого блока, не находите?

Что касается синхронного дизайна, то автор о нем не упоминал. А я же скажу так: всякий инструмент нужен к месту.

[Krys]

Не надо сравнивать ПЛИС с ASIC'ами

А в асиках не так как в плисах? Насколько я знаю, логика для асиков сначала отлаживается на плис, следовательно, применяются все те же методологии, в т.ч. и синхронного дизайна.

Совсем другое оно по смыслу. У вас от этого клока может быть целый блок затактирован, и гораздо проще(и выгоднее) управлять одним клоком блока, чем всеми входами этого блока, не находите?

Выгоднее, но в доках от производителей плис рекомендуется всё же обходиться без gated clock. А там где это действительно требуется - существует специальный элемент типа BUFGCE, который обеспечивает примерно то же, что на Вашей картинке. Тем более речь идёт об одном триггере, о его схеме с CE.

Что касается синхронного дизайна, то автор о нем не упоминал.

Я так думаю, если не упоминал - то это хуже. Скорее всего, для него это открытие )) Зато я упоминал, что асинхронщина устарела. А не устарел - синхронный дизайн.

[Lerk]

А в асиках не так как в плисах? Насколько я знаю, логика для асиков сначала отлаживается на плис, следовательно, применяются все те же методологии, в т.ч. и синхронного дизайна.

Не надо мешать в кучу логику и схемотехнику.

Выгоднее, но в доках от производителей плис рекомендуется всё же обходиться без gated clock. А там где это действительно требуется - существует специальный элемент типа BUFGCE, который обеспечивает примерно то же, что на Вашей картинке. Тем более речь идёт об одном триггере, о его схеме с CE.

Да мне, в общем, не важно, что там рекомендуют производители плис: у самого голова на плечах есть.

Я так думаю, если не упоминал - то это хуже. Скорее всего, для него это открытие )) Зато я упоминал, что асинхронщина устарела. А не устарел - синхронный дизайн.

Вы слишком категоричны. Асинхронный дизайн может быть в десятки раз компактнее, чем синхронный, и при этом не проигрывать по скорости. Просто это сложнее и менее предсказуемо. Вот только когда вы ограничены сверху по емкости кристалла, как в случае с БМК, то вы сразу наплюёте на свои убеждения о асинхронном дизайне. Потому что работа должна быть сделана, и в конечном итоге роляет только одно: деньги. И если можно на маленьком и дешевом БМК сделать то же самое, что на большом и дорогом, то выбор вполне очевиден. Разве что вы сами себе начальник и можете себе позволить тратить лишние бабки на угоду своим убеждениям.

[Serhiy_UA]

Как обустроен D-триггер для синхронных FSM мне уже понятно: там перед его D-входом двухвходовой коммутатор, управляемый сигналом микрооперации. Понятно и то, что период синхроимпульсов должен быть таким, что бы исключить гонки. При этом синтез FSM на HDL построен так, что пользователь об этом коммутаторе может даже и не знать, все делается за него.
Не понятным остается только вопрос, как распределяется синхросигнал на все синхровходы D-триггеров для больших FSM, ведь там этих триггеров может быть несколько сотен и даже тысяч. А фаза при этом должна быть у всех одинакова. И так для каждой из FSM, работающей на своей частоте, которых в ПЛИС тоже может быть немало.
Понятно, что среда программирования делает все автоматически, но на каких идеях…

[Shivers]

Как обустроен D-триггер для синхронных FSM мне уже понятно: там перед его D-входом двухвходовой коммутатор, управляемый сигналом микрооперации. Понятно и то, что период синхроимпульсов должен быть таким, что бы исключить гонки. При этом синтез FSM на HDL построен так, что пользователь об этом коммутаторе может даже и не знать, все делается за него.
Не понятным остается только вопрос, как распределяется синхросигнал на все синхровходы D-триггеров для больших FSM, ведь там этих триггеров может быть несколько сотен и даже тысяч. А фаза при этом должна быть у всех одинакова. И так для каждой из FSM, работающей на своей частоте, которых в ПЛИС тоже может быть немало.
Понятно, что среда программирования делает все автоматически, но на каких идеях…

В синхронном дизайне клок маскирует переходные процессы (гонки). Если метастабильность в сигнале закончилась раньше снятия маски - все хорошо. То же касается и входа Ena - он должен переключиться за определенное время. Т.е. есть опредленное "окно", во время которого сигнал не имет право переключаться.
Что касается распределения синхросигнала по триггерам в схеме, то разброс присутствует, но это самое "окно" покрывает все вариации разброса прихода фронтов клока. Вот и весь фокус.

По поводу FSM есть три типа автоматов, изучите их: автоматы Мура и Мили наиболее известны, автомат Хаффмана менее. Последний годится только для асинхронных стейт-машин, первые два - для асинхронных и синхронных.

p.s. по поводу ПЛИС и асинхронных дизайнов - никто адаптировать ПЛИС под такое не будет, потому что асинхронных схем разрабатывают - капля в море. Правда, есть ПЛИС с асинхронной начинкой -фирма Achronix. Но сделан он для работы с синхронными дизайнами.

[Krys]

По поводу FSM есть три типа автоматов, изучите их

Человек сам обучать будет, а Вы ему говорите ещё учиться и учиться )))

p.s. по поводу ПЛИС и асинхронных дизайнов - никто адаптировать ПЛИС под такое не будет, потому что асинхронных схем разрабатывают - капля в море.

Дак если бы эта асинхронная технология завоевала сердца - то и пользовались бы ей не капли в море.

Правда, есть ПЛИС с асинхронной начинкой -фирма Achronix. Но сделан он для работы с синхронными дизайнами.

Как так получилось? Плис с асинхронной начинкой, но предназначена для синхронных дизайнов.

[Serhiy_UA]

Человек сам обучать будет, а Вы ему говорите ещё учиться и учиться )))

Что касается FSM, что в жесткой логике, то за пределы синхронных автоматов Мура никогда не выходил. Автоматы Мили никогда не применял, хотя, как мне кажется, автоматы Мура это подмножество автоматов Мили. Но это уже отдельная тема…

[Krys]

Просто мой сын, после 7 лет работы разработчиком РЭА решил укрепить свои знания по теории арифметических и логических основ цифровых автоматов:

Вот тут будет точно звучать иронично, что учиться никогда не поздно, даже после вуза и 7 лет разработчиком )))

И если бы тогда в перечне заказчика были D-триггеры с двухвходовым коммутатором на входе как сейчас

Вы про рассыпушные говорите? Можно для примера? В ПЛИС то триггеры и сейчас без коммутатора на входе. Коммутатор отдельно на LUT.

асинхронная схема отличается от синхронной тем, что асинхронная работает в логическом времени, а синхронная в физическом. Добавление синхроимпульса к асинхронной схеме связывает логические отсчеты времени с физическим временем - получается синхронная схема.

Ничего не понял, ну да ладно )) А где про это почитать можно?

Если управление асинхронной схемы делать с помощью синхроимпульса, схема станет синхронной ;-)

А оно надо, синхроимпульс этот? В тех современных "каверах" на тему асинхронной логики, которые я подразумевал выше, предельное быстродействие при отсутствии ложных срабатываний достигается, как я писал, за счёт введения обратной связи по сигналу типа "импульс принят". А если вводить синхроимпульс, то он будет гробить все достижения предельного быстродействия, полученные таким вот образом.

[Serhiy_UA]

На рисунке логический элемент LE от Cyclone III (можно посмотреть в cyc3_ciii51002.pdf). По моему, уже теперь глубокому убеждению, узел Programmable Register и есть тот самый D-триггер с двухвходовым коммутатором на входе. То есть коммутатор скрыт внутри этого прямоугольника, он не в LUT, а сразу перед триггером. Функционально только так...

И еще схема из ece428_logcell.pdf...

Эскизы прикрепленных изображений

 

[Krys]

По моему, уже теперь глубокому убеждению, узел Programmable Register и есть тот самый D-триггер с двухвходовым коммутатором на входе. То есть коммутатор скрыт внутри этого прямоугольника, он не в LUT, а сразу перед триггером. Функционально только так...

А откуда следует такое убеждение?

[Serhiy_UA]

А откуда следует такое убеждение?

Тогда посмотрите мой пост от May 22 2015, и попробуйте соотнести входы D, С и ENA к одной из приведенных схем, или приведите свою.
А убеждение мое как раз из того, что в одном случае, где элемент И, при работе цифрового автомата потребуется многофазная синхронизация отдельно для конечного автомата и операционного устройства, иначе гонки. А для другого, что с коммутатором, достаточно одной фазы.

Вопрос бы не возник, раскрой Altera этот самый узел Programmable Register….